총 18개
-
[A+보고서]전자회로실험-연산증폭기(op amp)2025.01.171. 연산 증폭기 연산 증폭기(operation amplifier)는 처음에는 이름대로 증폭과 가산, 감산, 미분, 적분 등의 연산을 수행하기 위해 만들어져 아날로그 컴퓨터에 이용되던 소자이다. 연산 증폭기가 하는 일은 두 입력 V_in1, V_in2의 '차이'를 '증폭'시켜 출력으로 내보내는 것이다. 이를 식으로 나타내면 V_out=A_o(V_in1-V_in2)이다. 여기서 A_0는 전압이득, 즉 전압 증폭도이며 이 연산 증폭기가 몇 배로 증폭을 하는지 나타낸 값이다. 기본적인 연산증폭기에 출력 신호의 일부를 다시 입력으로 넣어주...2025.01.17
-
비교기 예비보고서2025.04.271. 연산 증폭기의 기본 동작 원리 연산 증폭기는 고 이득 전압증폭기로, 두 개의 입력단자와 한 개의 출력단자를 가지고 있다. 연산 증폭기는 두 입력단자 전압 간의 차이를 증폭하는 차동증폭기로 구성되어 있다. 연산 증폭기를 사용하면 사칙연산이 가능한 회로를 구성할 수 있으므로 '연산 증폭기'라고 부른다. 또한 연산 증폭기를 사용하여 미분기 및 적분기를 구현할 수 있다. 연산 증폭기는 일반적으로 +Vcc 및 -Vcc의 두 개의 전원이 필요하지만, 단일 전원만을 요구하는 연산 증폭기도 상용화되어 있다. 2. 이상적인 연산 증폭기의 특성...2025.04.27
-
디지털시스템설계실습_HW_WEEK52025.05.091. 4bit comparator 4비트 comparator 모듈을 구현하고, 이를 연결하여 8비트 cascadable comparator 모듈을 구현하였다. 각 비트를 비교하여 크다, 같다, 작다로 분류하여 출력하는 과정을 이해할 수 있었다. 2. Matrix multiplication 행렬 곱셈 모듈을 구현하면서 컴퓨터가 곱셈 연산을 수행하는 방식을 이해할 수 있었다. 2차원 배열 형태로 구현하는 것이 어려웠다. 3. Positive-edge triggered D flip-flop 양 에지 트리거 D 플립플롭을 구현하면서 동작 ...2025.05.09
-
건국대학교 전기전자기초실험2 연산증폭기3 예비레포트 결과레포트2025.01.291. 영전위 검출 회로 그림 1-1의 영전위 검출 회로에서 (-) 반주기 전압이 출력되려면 회로를 수정하여 +5V에 연결된 50k옴 저항을 -5V에 연결하거나, +와 -단자를 반대로 연결하면 된다. 2. 윈도우 비교기 회로 그림 2의 윈도우 비교기 회로에서 입력 전압이 -0.1~0.1V일 때 출력 전압이 High가 되도록 하려면 위쪽 비교기와 아래쪽 비교기에 모두 전압분배로 0.1V가 걸리도록 저항을 바꿔주면 된다. 또는 저항을 49k, 1k옴으로 설정하여 비교기에 걸리는 전압을 조절할 수 있다. 3. 슈미트 트리거 회로 그림 3의...2025.01.29
-
서강대학교 고급전자회로실험 4주차 예비/결과레포트 (A+자료)2025.01.211. 전압분배 회로 실험회로1은 간단한 전압분배 회로로 해석할 수 있다. 직렬 R1C1와 병렬 R2C2에 의해, 전압의 gain은 f < 20kHz일 때는 주파수가 증가함에 따라 같이 증가하다가, 그 이후에는 감소하게 된다. myDAQ의 bode analyzer로 주파수 특성을 측정한 결과, 10Hz < f < 20kHz의 입력 신호에 대해서는 gain이 -50dB에서 -10dB까지 증가하는 모습을 보였다. 이는 PSpice 시뮬레이션의 결과와 경향성이 같다. 100Hz와 20kHz의 입력 신호에 대해서, gain값 또한 각각 -3...2025.01.21
-
조합논리회로와 순서논리회로의 종류 및 특징(회로) 조사2025.05.101. 조합논리회로 조합논리회로는 논리곱(AND), 논리합(OR), 논리 부정(NOT)의 세 가지 기본 논리회로의 조합으로 만들어지며, 입력 신호, 논리 게이트 및 출력 신호로 구성된다. 조합 논리회로는 순서 논리회로와 달리 들어온 입력에 그대로 출력되어 전 회로 등의 영향을 받지 않으며, 기억 소자도 사용하지 않는다. 조합 논리회로의 기본이 되는 가산기, 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 감산기 등을 알아보았다. 2. 순서논리회로 순서논리회로는 현재의 입력값과 이전 출력 상태에 따라 출력값이 결정되는 논리회로이다...2025.05.10
-
연산 증폭기(Op Amp) 실험 결과 보고서2025.11.161. 연산 증폭기(Operational Amplifier, Op Amp) 741 op amp의 기본 회로를 구성하여 입력과 출력의 관계를 확인하는 실험. 비반전 입력 구성에서 증폭률은 -Rf/Ri로 나타나며, Rf와 Ri가 5kΩ일 때 증폭률은 -1, Rf가 10kΩ일 때는 -2가 됨을 확인. 이론적 예측값과 실제 측정값이 일치함을 검증하였고, 음수 부호는 궤환 회로가 비반전 입력에 연결되어 있기 때문임을 파악. 2. 합산 증폭기(Summing Amplifier) 두 개의 입력 신호 A, B를 받아 출력이 -Rf/Ri로 증폭된 두 ...2025.11.16
-
연산 증폭기 실험 결과보고서2025.11.161. 연산 증폭기 (Operational Amplifier) 741 op amp를 사용하여 기본 회로를 구성하고 입력 전압에 따른 출력을 측정했다. -5V부터 5V까지의 입력에 대해 실제 입력값과 출력값을 기록하였으며, 저항값을 변경하여 실험을 반복했다. 입력과 출력의 관계를 그래프로 표현하고 증폭률(gain)을 계산하여 이론값과 비교 분석했다. 반전 입력에 입력을 가했을 때 측정 전압의 부호가 바뀌는 것을 확인했다. 2. 합산 증폭기 (Summing Amplifier) 741 op amp를 사용하여 두 개의 입력 회로를 구성했다....2025.11.16
2 / 2
