총 32개
-
디지털공학_4장. 부울대수응용-최소항과 최대항의 전개_연습문제풀이2025.05.111. 디지털공학 디지털공학은 전자 및 컴퓨터 공학의 한 분야로, 디지털 신호와 디지털 회로의 설계 및 분석을 다룹니다. 이 장에서는 부울 대수의 응용으로 최소항과 최대항의 전개에 대해 다루고 있습니다. 최소항과 최대항은 논리 회로 설계에서 중요한 개념으로, 이를 통해 논리 회로를 간단하게 표현할 수 있습니다. 1. 디지털공학 디지털공학은 현대 기술 발전의 핵심 분야로, 우리 삶의 많은 부분에 큰 영향을 미치고 있습니다. 디지털 기술은 정보 처리와 통신, 제어 시스템 등 다양한 분야에서 활용되며, 이를 통해 우리는 더 효율적이고 편리...2025.05.11
-
[A+, 에리카] 2022-1학기 논리설계및실험 Breadboard 및 기본 논리 게이트 실험 결과보고서2025.05.011. 브레드보드 사용법 브레드보드의 사용법을 숙지하고 소자를 통해 기본 논리게이트의 작동을 확인할 수 있다. 2. 논리게이트 ED-1000B + Breadboard를 이용하여 7segment의 좌측과 우측으로 각각 나뉘어 output값을 출력하는 실험을 진행하였다. Boolean Algebra의 기본 논리 연산인 AND, OR, NOT 게이트의 동작을 확인하였고, 범용 게이트인 NAND, NOR 게이트의 특성도 살펴보았다. 3. 논리회로 설계 XOR, XNOR 게이트와 드모르간의 법칙을 통해 논리회로 설계의 기본 원리를 이해할 수 ...2025.05.01
-
[예비보고서] 9.4-bit Adder 회로 설계2025.04.251. 전가산기 설계 전가산기에 대한 진리표를 작성하고, Karnaugh map을 이용하여 간소화된 SOP 또는 POS 형태의 불리언식을 구했습니다. 이를 바탕으로 AND, OR, NOT 게이트를 이용한 논리 회로를 설계하였고, 더 간소화된 XOR 게이트를 활용한 다단계 조합 논리 회로를 설계하였습니다. 마지막으로 2비트 가산기 회로를 설계하였습니다. 1. 전가산기 설계 전가산기는 디지털 회로 설계에서 매우 중요한 기본 구성 요소입니다. 전가산기는 두 개의 이진수를 입력받아 합과 자리올림수를 출력하는 회로입니다. 이를 통해 더 복잡한...2025.04.25
-
[A+] 일반 논리게이트 응용 예비보고서2025.05.131. 일반 논리 게이트 실험 목적은 OR Gate, AND Gate, NOT Gate, NAND Gate, NOR Gate, XOR Gate와 같은 논리회로의 기본 게이트들의 기본 논리, 이론, 동작 원리를 공부하고 이해하는 것입니다. 특히 NAND Gate, NOR Gate, XOR Gate에 대해 집중적으로 실험하고 동작 원리를 이해하는 것이 목적입니다. 또한 이러한 논리 게이트들을 이용하여 논리식을 구현하고 진리표를 작성하며 동작을 확인하고 특성을 알아보는 것입니다. 2. 양의 논리와 음의 논리 부울 논리에서 1과 0은 조건을...2025.05.13
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트2024.12.311. 논리회로의 단순화 논리게이트의 조합을 통해 복잡한 논리적 함수관계를 구현할 수 있다. 진리표, 부울대수, 논리회로도를 사용하여 논리회로를 표현할 수 있으며, 이 세 가지 방법은 서로 1:1 대응관계가 있다. 논리회로를 설계할 때는 진리표를 작성하고, 이를 논리식으로 표현한 뒤 부울대수 법칙을 적용하여 단순화하는 과정을 거친다. Karnaugh-map(K-map)을 활용하면 논리식을 더욱 효율적으로 단순화할 수 있다. 2. Karnaugh-map을 통한 논리회로 단순화 Karnaugh-map(K-map)은 진리표를 2차원적으로 ...2024.12.31
-
전기및디지털회로실험 실험 6. 논리조합회로의 설계 예비보고서2025.05.101. 논리게이트의 조합과 설계 논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 방법을 설명합니다. 불대수와 논리 다이어그램을 사용하여 원하는 기능을 수행하는 논리회로를 구현할 수 있습니다. 진리표를 작성하고 이를 바탕으로 부울 대수식과 논리회로도를 도출하는 과정을 설명합니다. 2. 카르노 맵에 의한 논리회로의 단순화 카르노 맵은 불 대수 함수를 단순화하는 방법입니다. 입력변수와 출력을 도식화하고 같은 출력의 패턴을 찾아 묶음으로 단순화합니다. 또한 Don't Care 조건을 활용하여 효율적으로 카르노맵의 답을 구할 수 있습니...2025.05.10
-
[A+보장]한양대에리카A+맞은 레포트,논리설계실험,디지털 IC 개요, 조합논리회로,Combinational Logic Circuit2025.01.151. 디지털 IC 개요 디지털 IC는 0과 1을 나타내기 위해 이산적인 범위의 전압을 사용하는 회로이다. 디지털 회로는 조합회로와 순차회로로 분류되며, 조합회로는 현재의 입력 값에 의해서만 출력 값이 결정되는 회로이고 순차회로는 현재의 입력 값과 바로 전의 입력 값에 의해 출력 값이 결정되는 회로이다. 2. 조합논리회로 조합논리회로는 현재의 입력 값에 따른 출력 값을 표현하고 입력으로부터 출력까지의 지연시간으로 이루어진다. 기본적인 논리회로인 논리곱, 논리합, 논리부정 등의 기본적인 논리소자의 조합으로 만들어진다. 3. 부울 대수 ...2025.01.15
-
SR 플립플롭을 이용한 간단한 도어락과 조도센서를 이용한 LED2025.05.111. SR 플립플롭 SR 플립플롭은 값을 저장할 수 있는 성질을 가지고 있어, 이를 활용하여 간단한 도어락을 만들 수 있다. 사용자가 입력한 값을 기억하고, AND 게이트를 통해 맞는 비밀번호를 입력했을 경우 도어락에 열림 신호를 보낼 수 있다. 2. 조도센서 CdS 소자를 활용한 조도센서를 사용하여 어두운 환경에서도 도어락을 쉽게 찾을 수 있도록 LED를 자동으로 켤 수 있다. CdS 소자의 저항 값이 커지면 트랜지스터가 작동되어 LED에 불이 들어오게 된다. 3. 도어락 설계 SR 플립플롭을 이용하여 비밀번호를 기억하고, AND...2025.05.11
-
[논리회로설계실험] Xor gate & Xnor gate (logic gate 구현)(성균관대)2025.01.161. XOR Gate XOR Gate는 수리논리학에서 주어진 2개의 명제 가운데 1개만 참일 경우를 판단하는 논리 연산입니다. 홀수 개의 input이 '1'일 때 output이 '1'이며, 짝수 개의 input이 '1'일 때, output이 '0'입니다. 2. XNOR Gate XNOR Gate는 XOR Gate에 Not Gate가 연결된 것으로 XOR Gate와 정반대의 논리값을 출력합니다. 홀수 개의 input이 '1'일 때, output이 '0'이며, 짝수 개의 input이 '0'일 때, output이 '1'입니다. 3. Da...2025.01.16
-
POS형 부울 함수들의 카노프 맵 작성2025.01.171. POS형 부울 함수 POS형 부울 함수는 논리 회로 설계에서 중요한 역할을 하는 함수입니다. 이 함수들의 특성을 이해하고 분석하는 것은 효율적인 회로 설계를 위해 필수적입니다. 카노프 맵은 이러한 함수들의 특성을 시각적으로 표현하는 도구로, 0으로 채워지는 셀들을 확인하면 함수의 간단화 및 최적화에 도움이 될 수 있습니다. 1. POS형 부울 함수 POS형 부울 함수는 논리 회로 설계에서 중요한 역할을 합니다. 이 함수는 AND, OR, NOT 등의 기본 논리 연산을 사용하여 복잡한 논리 회로를 구현할 수 있습니다. POS형 ...2025.01.17
1 / 4
