총 244개
-
전기회로설계실습 4. Thevenin등가회로 설계2025.01.211. Thevenin 등가회로 설계 이 실습에서는 Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하는 것이 목적입니다. 실습에 필요한 기본 장비와 부품들이 제시되어 있으며, 실습 계획서에 따라 Pspice를 이용한 시뮬레이션과 실제 회로 구현 및 측정 과정이 설명되어 있습니다. 이를 통해 Thevenin 등가회로의 특성과 설계 방법을 이해할 수 있습니다. 1. Thevenin 등가회로 설계 Thevenin 등가회로 설계는 전기 회로 분석에 있어 매우 중요한 개념입니다. Thevenin 등가회로는 복잡한...2025.01.21
-
전기회로설계실습 결과보고서92025.05.151. 저역통과필터(LPF) 실험을 통해 설계한 LPF의 출력 전압과 저항 전압의 파형을 측정하고 입력과 출력 전압의 XY mode를 관찰하였다. 입력 정현파의 주파수를 100kHz까지 변화시키면서 LPF의 출력전압의 최대값을 측정하고 주파수에 따른 출력전압의 크기 그래프를 그렸다. 주파수가 작은 영역대에서는 비교적 정확한 결과가 측정되었지만 50kHz 이상의 범위에서 30% 정도의 오차가 발생하였다. 오차의 원인으로는 실험에 사용한 캐패시터의 실제 용량과 표기값의 차이, 측정 장비의 정밀성 문제, 계산 과정에서의 오차 등이 있었다....2025.05.15
-
저항의 종류 및 측정2024.12.311. 저항의 성질과 종류 저항 물질은 구성하는 원자 구조에 따라 전자가 잘 이동하는 물질과 잘 이동하지 않는 물질로 구별된다. 전자를 잘 이동시킬 수 있는 물질을 도체, 그렇지 않은 물질을 부도체 또는 절연체라 한다. 저항기는 전자의 이동을 방해하는 물질이지만 이를 이용하여 전류를 조절할 수 있기 때문에 전기, 전자, 컴퓨터 분야에서 널리 사용된다. 저항은 저항값의 변동 가능 유무에 따라 고정 저항과 가변 저항으로 분류된다. 2. 저항값 표시 방법 저항값은 색띠(color band)를 이용한 색 부호(color code)로 나타내는...2024.12.31
-
아날로그및디지털회로설계실습 (예비)설계실습 6. 위상제어루프(PLL) A+2025.01.291. 위상제어루프(PLL) 위상 제어 루프(PLL)는 전압제어 발진기의 출력 위상을 입력신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템입니다. 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수에 고정되게 됩니다. 위상제어루프는 전자공학과 통신 분야에 폭넓게 사용되고 있습니다. 2. 위상검출기 XOR을 이용한 위상 검출기는 위상차가 0~π 변할 때 Vout이 0~5V까지 증가하는 것을, π~2π로 변할 때는 5V~0V로 감소하는 것을 확인할 수 있었습...2025.01.29
-
아날로그 및 디지털 회로 설계 실습 - 7segment Decoder 회로 설계2025.01.291. 7-segment/Decoder 진리표 7-segment/Decoder 진리표를 작성하였다. 이론부에 따라 진리표를 작성하면 아래와 같다. 2. 불리언식 구하기 Karnaugh 맵을 이용하여 간소화된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하였다. 3. 7-Segment 구동 회로 설계 Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계하였다. 시뮬레이션 결과가 진리표와 동일한 것을 확인하였다. 1. 7-segment/Decoder 진리표 7-segment/D...2025.01.29
-
[A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험2025.01.151. 반가산기 반가산기는 2진수 한자리를 덧셈하여서 Carry값과 Sum의 결과를 출력한다. 구조는 출력2개와 입력2개로 구성되어 있으므로 가산기의 기본적인 기능을 수행 가능하다. Sum은 두 Bit를 합한 것을 의미하고, Carry는 상위 비트로 올라갈 때의 자리를 올려주는 수를 의미한다. 반가산기의 진리표를 확인하고, 회로를 구현할 수 있다. 2. 전가산기 전가산기는 반가산기에서 Carry를 입력에 추가하면 전가산기의 구조가 나온다. 각각의 bit와 전의 bit에서 올라오는 Carry의 덧셈 연산이라고 불린다. Cin(Carry...2025.01.15
-
Op Amp의 특성측정 방법 및 Integrator 설계2025.05.011. Offset Voltage Offset Voltage는 이상적인 Op Amp에서는 0V이지만 실제 Op Amp에서는 내부적으로 Offset Voltage가 존재하여 출력 전압이 0V가 되지 않는다. Offset Voltage를 측정하는 방법으로는 이상적인 Op Amp를 사용하여 Inverting Amplifier를 설계하고 출력 전압을 측정하는 방법이 있지만, 실제 Op Amp의 Open Loop Gain이 유한하기 때문에 이 방법으로는 정확한 Offset Voltage를 측정할 수 없다. 대신 Op Amp의 두 입력단자를 접...2025.05.01
-
아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서2025.01.241. 연산 증폭기(Op-Amp) 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례한 값에 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-Amp를 가정하면, Vp가 0V이고 Virtual short인 Vn의 전압...2025.01.24
-
중앙대 전기회로설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 결과보고서2025.01.171. 건전지의 출력저항 측정 이 실습에서는 건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하고 DC Power Supply의 사용법을 익혔다. 실습 결과, 건전지의 내부저항은 약 1.58Ω으로 매우 작은 값이었다. 이는 실습 전에 예상했던 것과 비슷한 결과였으며, DMM으로 측정한 실제값을 대입하여 보다 정확한 결과를 얻었다고 생각된다. 2. DMM의 입력저항 측정 이 실습에서는 건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하고 DC Power Supply의 사용법을 익혔다. ...2025.01.17
-
전기회로설계실습 예비보고서72025.05.151. RC 회로의 시정수 측정 이 보고서는 RC 회로의 시정수를 측정하는 방법을 설계하는 것을 목적으로 합니다. 주요 내용은 DMM의 내부 저항 측정, RC 시정수 측정 방법 설계, 10μs의 시정수를 갖는 RC 회로 설계 및 전압 파형 예측, 오실로스코프 연결 및 설정, 그리고 RC 회로의 전압 파형 예측 등입니다. 1. RC 회로의 시정수 측정 RC 회로의 시정수 측정은 전자 회로 분석에 매우 중요한 개념입니다. 시정수는 RC 회로에서 전압이나 전류가 초기값의 약 63.2%까지 변화하는 데 걸리는 시간을 나타냅니다. 이 값은 저...2025.05.15
11 / 25
