
총 135개
-
Semiconductor Op Amp 실험 보고서 (A+)2025.01.241. OP AMP(Operational Amplifier 연산 증폭기) OP AMP는 가장 큰 전압 이득을 가지며 +입력단자와 입력단자 간의 전압 차를 이용한 증폭기이다. OP AMP는 입력단자, +입력단자, 정측 전원단자, 부측 전원단자, 출력 단자 총 5개의 단자로 구성되어 있다. 2개의 입력단자 중에 입력단자에 입력 신호를 가하면 입력과는 반대되는 상태의 신호가 출력되고, +입력단자에 입력 신호를 가하면 같은 상태의 신호가 출력된다. 따라서 입력단자를 반전 입력, +입력단자를 비반전 입력이라 칭한다. 2. 반전 증폭기 반전 증...2025.01.24
-
전자공학실험 22장 연산 증폭기 특성 A+ 결과보고서2025.01.151. 연산 증폭기의 특성 연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반적인 연산 증폭기는 차동 입력을 받아서 단일 출력을 내보낸다. 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 입력-출력 스윙 측정 공통 모드 입력 전압의 크기를 2.5V, 주파수를 10kHz로 고정하고 입력 전압의 크기를 10~40mV로 변...2025.01.15
-
전자공학실험 12장 소오스 팔로워 A+ 예비보고서2025.01.131. 소오스 팔로워 증폭기 소오스 팔로워는 출력 임피던스가 작으므로, 작은 부하 저항을 구동하는 데 많이 사용된다. 이 실험에서는 소오스 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 소오스 팔로워 회로에서 입력은 게이트 단자에 인가되고, 출력은 소오스 단자에서 감지된다. 드레인 단자가 공통이므로, 공용 드레인 증폭기라고 할 수 있다. 출력 신호가 입력 신호를 따라가기 때문에 소오스 팔로워'라는 용어를 더 많이 사용한다. 또한, 출력 신호의 DC 레벨이 입력 신호의 DC 레벨에서 Vas...2025.01.13
-
[A+]전자회로설계실습 예비보고서 22025.01.041. Offset Voltage OP-Amp의 출력전압은 소자에 인가한 전원전압에 따라 한계 출력전압이 결정됩니다. 따라서 일정 입력전압이 넘어갈 경우 출력전압은 그 한계치에 따라 일정한 모습을 보입니다. 따라서 출력전압을 open loop gain으로 나눌 경우, 전압 이득이 무한대이기 때문에, 입력전압을 정확히 할 수 없으며 동시에 입력전압에 포함된 offset voltage 또한 알 수 없습니다. 1. Offset Voltage Offset voltage is an important concept in electronic ci...2025.01.04
-
[전자공학응용실험]5주차_4차실험_실험14 캐스코드 증폭기_결과레포트_A+2025.01.291. 캐스코드 증폭기 캐스코드 증폭기는 일반 소스 증폭기에 비해 더 큰 전압 이득과 더 높은 전력 저항을 가지는 장점이 있습니다. 하지만 두 개의 MOSFET을 사용해야 하므로 둘 다 바이어스를 해야 하는 단점이 있습니다. 따라서 전압 공급의 제한이 낮아집니다. 캐스코드 증폭기의 출력 저항은 M1 트랜지스터 자체의 출력 저항 ro1에 gm2ro2가 추가되어 증가합니다. PSpice에서는 VDD를 12V로 적용했지만 실험에서는 7V로 적용했고, RL 값도 PSpice에서는 10kΩ, 실험에서는 69.91kΩ으로 달랐기 때문에 전압 이...2025.01.29
-
전자공학실험 14장 캐스코드 증폭기 A+ 예비보고서2025.01.131. 캐스코드 증폭기 이 실험에서는 MOSFET을 이용한 캐스코드 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 캐스코드 증폭기는 공통 소오스 증폭기보다 높은 전압 이득을 얻을 수 있어서 널리 사용되고 있다. 이 실험에서는 캐스코드 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구한 후, 이를 실험에서 확인하고자 한다. 2. 바이어스 회로 또한 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서도 공부하고, 실험을 통하여 동작을 확인한다. 1. 캐스코드 증폭...2025.01.13
-
전자공학실험 20장 연산 증폭기 응용 회로 A+ 예비보고서2025.01.131. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 반전 증폭기 실험회로 1과 같이 반전 증폭기를 구성하고, 입력 전압의 크기를 변화시키면서 출력 전압과 전압 이득을 측정한다. 이상적인 연산 증폭기와 실제 연산 증폭기의 경우 입력과 출력 사이의 전달 함수를 구하고, PSpice 시뮬레이션을 통...2025.01.13
-
연산증폭기 예비보고서(고찰포함)A+2025.01.131. 연산증폭기 연산증폭기는 덧셈, 뺄셈, 곱셈, 나눗셈, 미분, 적분 등의 수학적 연산 기능을 수행할 수 있는 전압 이득이 매우 큰 증폭기입니다. 연산증폭기는 5개의 단자로 구성되어 있으며, 양의 전압과 음의 전압을 받아들여 출력값을 만들어냅니다. 연산증폭기는 두 입력 전압의 차이를 증폭하여 출력 전압을 생성합니다. 반전 증폭기와 비반전 증폭기는 연산증폭기의 대표적인 회로 구성 방식입니다. 2. 반전 증폭기 반전 증폭기는 연산증폭기의 두 입력 단자로 들어가는 전류가 0A이고, 두 입력 단자 사이의 전압차도 0V입니다. 따라서 저항...2025.01.13
-
전자회로실험 과탑 A+ 예비 보고서 (실험 11 공통 소오스 증폭기)2025.01.291. 공통 소오스 증폭기 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다. 2. MOSFET 소신호 등가회로 NMOS의 소신호 등가회로는...2025.01.29
-
능동 부하가 있는 공통 소오스 증폭기의 특성 분석2025.01.291. 능동 부하가 있는 공통 소오스 증폭기 능동 부하가 있는 공통 소오스 증폭기 회로는 일반적인 공통 소오스 증폭기에서 저항 대신 MOSFET 소자를 부하로 사용하는 회로이다. 이를 통해 높은 출력 임피던스와 큰 전압 이득을 얻을 수 있다. 이 회로는 고성능 증폭기를 구현할 때 많이 사용된다. 능동 부하는 일반 저항보다 높은 임피던스를 제공하므로, 전압 이득이 극대화된다. 이로 인해 능동 부하 공통 소오스 증폭기는 작은 신호 입력에서도 큰 증폭이 가능하다. 2. 능동 부하의 역할 회로에서 M_2와 M_3는 능동 부하로 작동하여 출력...2025.01.29