총 149개
-
[전자회로응용] Two stage CS amplifier circuit 결과레포트 (만점)2025.01.281. Two stage CS amplifier circuit 이 실험에서는 Two stage CS amplifier circuit을 구현하고 이론적으로 계산한 전압이득과 시뮬레이션 및 측정값을 비교하는 것이 목표입니다. 1단 CS 증폭기의 전압이득은 -gm*RL/(1+gm*RL)이고, 2단 CS 증폭기의 전압이득은 -gm*RL/(1+gm*RL)입니다. 따라서 전체 전압이득은 1단과 2단의 전압이득을 곱한 값이 됩니다. Multisim과 MyDAQ을 사용하여 회로를 구성하고 Oscilloscope로 입출력 파형을 확인하여 이론값과 비...2025.01.28
-
[전자공학응용실험]10주차_6차실험_실험 17 능동 부하가 있는 공통 소오스 증폭기_예비레포트_A+2025.01.291. 능동 부하가 있는 공통 소오스 증폭기 이 실험에서는 전류원 부하를 PMOS 트랜지스터 M2를 이용하여 구현한 공통 소오스 증폭기 회로를 구성하고, 이를 바탕으로 공통 소오소 증폭기의 전압 이득을 구하고자 합니다. 입력에 따라서 M1에 흐르는 전류와 부하에 흐르는 전류가 같아지는 출력을 구할 수 있고, 이를 통해 전달 특성 곡선을 구할 수 있습니다. 1. 능동 부하가 있는 공통 소오스 증폭기 능동 부하가 있는 공통 소오스 증폭기는 전자 회로 설계에서 널리 사용되는 중요한 회로 구조입니다. 이 증폭기는 입력 신호를 증폭하여 출력 ...2025.01.29
-
전자공학응용실험 7주차 5차 실험 공통 소오스 증폭기 결과 레포트2025.01.291. 다단 증폭기의 입력단과 출력단 조건 다단 증폭기의 입력단에서는 입력 임피던스가 커야 입력 전압이 많이 걸려 신호가 다음 단으로 잘 넘어간다. 출력단에서는 출력 임피던스가 부하 저항보다 매우 작아야 부하에 전압이 많이 걸리면서 출력 전압이 커지게 된다. 2. 다단 증폭기의 전압 이득 감소 이유 각 단의 출력 전압은 다음 증폭기에 연결될 때 다음 단의 저항에 의해 전압 분배가 일어나게 되어 최종 단의 전압 이득이 각 단마다 전압 분배가 된만큼 감소하여 나타나게 된다. 3. 실험 회로 변경 이유 처음 50kΩ 저항으로 진행하였을 때...2025.01.29
-
실험 06_공통 이미터 증폭기 결과 보고서2025.04.281. 공통 이미터 증폭기 이 실험에서는 BJT를 이용한 공통 이미터 증폭기 회로를 구성하고, 실험을 통해 그 동작을 확인하였다. 공통 이미터 증폭기는 베이스가 입력 단자, 컬렉터가 출력 단자, 이미터가 공통 단자인 증폭기이고, 높은 전압 이득을 얻을 수 있다는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 이미터 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험에서 확인하고자 하였다. 2. BJT 증폭기 BJT 증폭기의 전압 이득을 증가시키기 위해서는 컬렉터 전류를 키...2025.04.28
-
전기전자공학실험-공통 소스 트랜지스터 증폭기2025.04.301. 공통 소스 증폭기(Common Source Amplifier) 소스(Source)부분이 접지되어 입력전압과 출력전압의 기준이 되어 공통 소스 증폭기라고 불리며, 입력은 Gate, 출력은 Drain에 연결되어있다. BJT 공통 이미터 증폭기와 유사한데 게이트 방면을 통하여 들여다보는 쪽은 역방향 바이어스가 걸린 접합면이므로 입력 임피던스가 매우 크고 그로 인하여 높은 전류이득과 BJT에 비해 떨어지는 편이지만 전압이득 모두 가질 수 있다. JFET은 입력신호원의 출력 임피던스가 높은 경우에 높은 전류 이득을 얻기 위한 회로에 사...2025.04.30
-
전기전자공학실험-29&30.선형 연산 증폭기 회로 및 능동 필터 회로2025.04.301. 선형 연산 증폭기 회로 연산 증폭기는 반전 입력단자와 비반전 입력단자를 가진 이득이 매우 큰 증폭기이다. 이 증폭기는 외부에 저항을 추가하여 연산증폭기 자체의 이득보다는 훨씬 작지만 외부 저항 만에 의해 결정되는 이득이 정확한 증폭기를 만들 수 있다. 또, 각 입력신호마다 원하는 크기의 전압이득을 갖도록 하면서 이들을 합하는 회로를 만들 수도 있다. 2. 능동 필터 회로 연산 증폭기를 사용하여 저역통과, 고역통과 또는 대역통과 필터로 동작하는 능동필터회로를 제작할 수 있다. 필터동작은 주파수의 함수로 필터의 출력이 감쇄되는 것...2025.04.30
-
기초전자실험 결과레포트 - 공통 베이스 및 이미터 폴로어 (공통 컬렉터) 트랜지스터 증폭기2025.04.301. 공통 베이스 트랜지스터 증폭기 공통 베이스 트랜지스터 증폭기는 주로 고주파 응용에 사용되며, 작은 입력 임피던스와 중간 정도의 출력 임피던스를 가지고 전압 이득을 크게 할 수 있다. 전압 이득은 RC/re로 주어진다. 입력 임피던스는 re, 출력 임피던스는 RC이다. 이 증폭기는 입력과 출력의 위상이 같다. 2. 이미터 폴로어 트랜지스터 증폭기 이미터 폴로어 트랜지스터 증폭기는 입력 임피던스가 높고 출력 임피던스가 낮다. 전압 이득은 1보다 낮지만 전류 이득과 전력 이득은 높다. 입력 신호와 출력 신호의 위상이 같아 위상 반전...2025.04.30
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 8장 연습문제 풀이2025.01.021. 공통소스 JFET 증폭기의 전압이득 공통소스 JFET 증폭기의 전압이득을 계산하기 위해 먼저 트랜스컨덕턴스 gm을 계산하고, 이를 이용하여 출력전압을 구한다. 출력전압은 입력전압에 비해 위상이 반전된다. 2. 공통 드레인 JFET 증폭기의 전압이득 공통 드레인 JFET 증폭기의 전압이득을 구하기 위해 교류소스저항 rs를 계산하고, 이를 이용하여 출력전압을 구한다. 출력전압은 입력전압과 동상이다. 3. 공통소스 MOSFET 교류증폭기의 전압이득 공통소스 MOSFET 교류증폭기의 전압이득을 구하기 위해 먼저 트랜스컨덕턴스 gm을 ...2025.01.02
-
A+받은 에미터 공통 증폭기회로(common emiter) 예비레포트2025.05.101. 에미터 공통 증폭기회로 실험을 통해 에미터 공통 증폭기회로의 동작을 이해하였습니다. 베이스 전류에 따른 콜렉터 전류의 변화를 측정하여 전류이득을 결정하였고, 소신호 증폭기로 사용하여 전압이득을 측정하였습니다. 또한 에미터 바이패스 커패시터가 증폭기 이득에 미치는 영향을 분석하였으며, 입력/출력 임피던스, 전력이득, 위상 변화 등을 관찰하였습니다. 2. 트랜지스터 증폭기 회로 트랜지스터의 세 가지 연결 방식(에미터 공통, 베이스 공통, 콜렉터 공통)에 대해 살펴보았습니다. 에미터 공통 증폭기는 작은 베이스 전류로 큰 콜렉터 전류...2025.05.10
-
실험 12_소오스 팔로워 예비 보고서2025.04.271. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 입력 신호가 게이트에 인가되고 출력 신호가 소오스에서 감지되는 공통 드레인 증폭기이다. 출력 신호가 입력 신호를 따라가기 때문에 '소오스 팔로워'라고 불린다. 소오스 팔로워는 출력 임피던스가 작아 작은 부하를 구동하는데 유리하고 전압 버퍼로 사용된다. 이 실험에서는 소오스 팔로워 회로의 동작 원리와 특성을 확인하였다. 2. 소오스 팔로워의 전압 이득 소오스 팔로워의 전압 이득은 1에 가까운 값을 가진다. 저항 부하와 전류원 부하가 있는 경우 각각 식 (12.1)과 (12.2)와 같이...2025.04.27
9 / 15
