총 134개
-
전기및디지털회로실험 실험7 결과보고서2025.01.121. 디코더와 인코더 이번 실험에서는 디코더와 인코더의 기능을 확인할 수 있는 회로를 설계하고 그 결과를 확인하는 실험이었다. 많은 문항들에서 결선한 회로의 어떠한 문제로 인해 제대로 된 결과를 확인할 수 없었으나, 이번 실험을 통해 인코더와 디코더의 기능을 확인해 볼 수 있었다. 또한 실험 지시사항으로 인해 4번 문항은 실험해보지 못했으나, 디코더의 보조입력신호를 통해 3입력 디코더 두개와 자체적으로 구성한 1입력 디코더를 통해 4입력 디코더를 구성할 수 있음을 예비보고서 문항과 가상의 회로 시뮬레이션을 통해 확인해볼 수 있었다....2025.01.12
-
[부산대 어드벤처 디자인] 11장 비동기 및 동기카운터의 설계 예비보고서2025.01.121. 비동기식 계수기 비동기식의 Count-Up 계수기, Count-Down 계수기, 십진계수기 (decade counter) 등의 동작원리를 이해한다. 2. 동기식 계수기 동기식 Count-Up 계수기, Count Down 계수기, 리플 캐리 계수기, BCD 계수기, Modulus N 계수기 등의 동작원리를 이해하고 각각의 동작특성을 확인한다. 3. 가중 계수기 가중 계수기는 각 비트의 수치화 평가에 있어서 변화의 주기가 다른 것으로, 이진계수기와 그레이코드 계수기가 이에 해당한다. 그레이코드 계수기는 동시에 하나의 비트만 변하지...2025.01.12
-
컴퓨터구조_에지트리거형 플립플롭(D-, JK-, T-)의 특성을 비교하고 설명해보자2025.01.271. 에지트리거 플립플롭 에지트리거는 회로에서 신호가 하이 레벨(High Level, 1)에서 로우 레벨(Low Level, 0)로 또는 로우 레벨에서 하이 레벨로 전환할 때 발생하는 출력 변화를 의미한다. 이는 상태 변수의 변화 순간에 기반하여 작동하며, 상승 에지(Rising Edge)와 하강 에지(Falling Edge)를 검출하는 기능을 한다. 본론에서는 이러한 상승에지와 하강 에지를 검출하여 처리하는 에지트리거형 플립플롭인 D-플립플롭, JK-플립플롭, T-플립플롭의 특성을 비교하고 설명한다. 2. D-플립플롭 D-플립플롭...2025.01.27
-
한양대 counter2025.05.041. JK Flip Flop JK Flip Flop은 SR FF에 and gate를 추가한 FF이다. SR FF에서 (1,1)을 사용하지 못하는 한계점을 극복하는 Flip-Flop으로 set, reset이 (1,1)일 때 output 값이 toggle 즉, 반전 된다. S(set) R (reset) FF과 마찬가지로, J는 set K는 reset을 뜻한다. JK Flip-Flop의 timing diagram은 다음 과 같다. 다른 FF과 마찬가지로 output 값에서 time delay가 발생한다. (1,1)일 때 toggle 반전...2025.05.04
-
중앙대학교 아날로그및디지털회로설계실습 6차 예비보고서2025.01.041. 위상 제어 루프(PLL) 위상 제어 루프는 전압 제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 신호의 위상차이를 가지고 전압 제어 발진기를 제어하는 피드백 시스템입니다. PLL의 3개 기본 요소는 위상 검출기, 루프 필터, 가변 발진기(전압 제어 발진기)입니다. 위상 검출기는 Reference voltage와 VCO의 출력 전압을 비교하여 위상 차이에 해당하는 파형을 출력하며, 실험에서는 XOR 게이트를 사용하여 구현하였습니다. 루프 필터는 RC를 이용한 1차 LPF로, 위상 검출기 출력의 평균값을 DC 전압으로 ...2025.01.04
-
디지털 회로 실험 및 설계 - Encoder, Decoder 실험 12025.05.161. 인코더 인코더는 여러 개의 입력 중에서 신호(1 또는 0)가 주어진 입력의 정보를 코드로 변환하는 디지털 회로이다. 기본 인코더인 4-to-2 인코더를 살펴보면, 4개의 입력에 따른 2비트 코드가 표시되어 있다. 각 코드(A, B)는 4개의 입력 중에서 어떤 입력이 '1'인지에 관한 정보를 가지고 있다. 2. 디코더 디코더는 반대로 인코더가 만든 코드를 원래의 정보로 복원하는 디지털 회로이다. 기본 디코더인 2-to-4 디코더를 살펴보면, 2비트의 코드(A, B)에 따라 4개의 출력(X0 ~ X3) 중에서 하나를 선택한다. 이...2025.05.16
-
디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 22025.05.161. 부울대수와 카르노맵 실험 1에서는 다음 회로를 시뮬레이션하고 진리표를 완성하였으며, 카르노 맵을 이용하여 각각의 논리식을 구하였습니다. 실험 결과는 이론값과 대체적으로 유사하게 나왔으며, 논리레벨 H 단계는 4.4V 정도로 충분히 잘 나왔고, 논리레벨 L 단계에서도 0.xxxV 정도로 거의 흡사한 결과를 보였습니다. 2. RS Flip-Flop 실험 3에서는 NOR 게이트, NAND 게이트, 그리고 클럭 신호를 이용한 RS Flip-Flop 회로를 각각 시뮬레이션하고 진리표를 작성하였습니다. 실험 결과 역시 이론값과 대체적으로...2025.05.16
-
컴퓨터 내부 뺄셈 연산: 덧셈기 vs 뺄셈기2025.11.131. 덧셈기를 이용한 뺄셈 2의 보수 표현을 활용하여 뺄셈을 수행하는 방법입니다. 차감할 값을 2의 보수로 변환한 후 원래 값에 가산하여 결과를 얻습니다. 장점은 하드웨어 구성이 단순하고 같은 하드웨어로 덧셈과 뺄셈을 모두 수행할 수 있어 자원 절약이 가능합니다. 단점은 부호 비트 처리가 복잡하고 오버플로우, 언더플로우 등 예외 상황 처리가 필요하며 부호 비트 변경으로 오차가 발생할 수 있습니다. 2. 뺄셈기를 이용한 뺄셈 전용으로 설계된 별도의 하드웨어인 뺄셈기를 사용하여 직접적인 감산 연산을 수행하는 방법입니다. 입력값과 차감값...2025.11.13
-
아날로그 및 디지털회로설계실습 7장 결과보고서2025.01.041. 논리 게이트 구현 및 동작 실험을 통해 AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 입출력 전압을 측정하였다. NAND 게이트만을 사용하여 AND, OR, NOT 게이트의 등가회로를 구성하였으며, 3입력 NAND 게이트의 등가회로도 구현하였다. 2. 게이트 소자의 시간 지연 특성 AND 게이트와 OR 게이트를 여러 개 직렬로 연결하고 오실로스코프로 입출력 신호를 측정하여 시간 지연을 확인하였다. AND 게이트의 경우 한 stage당 rise time delay 5.5...2025.01.04
-
4가지 기본형 레지스터의 분류에 속하는 IC들2025.01.241. 4가지 기본형 레지스터의 개념 레지스터는 데이터를 저장하는 하드웨어 장치로, 4가지 기본형 레지스터는 데이터를 저장하는 방식에 따라 구분된다. 이 중, 누산기는 덧셈 연산을 수행하는 레지스터로, 누적값을 저장하면서 새로운 값을 더해주는 역할을 한다. 카운터는 정해진 범위 내에서 숫자를 세는 레지스터로, 주로 시간 측정 등에 사용된다. 쉬프트 레지스터는 입력된 비트를 왼쪽 또는 오른쪽으로 이동시키는 레지스터로, 데이터 비트를 이동시켜 연산을 수행하거나 데이터를 변환하는 용도로 사용된다. 마지막으로, 일반적인 목적으로 사용되는 레...2025.01.24
7 / 14
