총 35개
-
서강대학교 디지털논리회로실험 9주차 - Memory Devices and dot/key-matrix interfaces2025.01.201. ROM ROM은 기본적으로 n개의 address 입력 신호를 받고 b개의 출력 신호를 내보내는데, 자체 적으로 가지고 있는 2^n x b 개의 데이터 중 address의 입력에 대응하는 것을 출력한다. 이렇 게 자체적으로 가지고 있는 데이터는 단순한 방법으로는 수정할 수 없고, 생산과정 중 진행 되는 입력, 혹은 값의 수정을 위해 만들어진 장치를 이용해야 데이터를 입력할 수 있다. ROM은 이렇게 단순한 방법으로는 데이터 수정이 불가능하지만, 한번 입력된 데이터는 전 원이 차단되어도 사라지지 않고 남아있는 non-volatil...2025.01.20
-
디지털논리회로 나눗셈기 설계 보고서2025.05.081. 나눗셈기 알고리즘 나눗셈기 알고리즘은 피제수와 제수를 이용하여 반복적인 뺄셈과 시프트 연산을 통해 구현됩니다. 피제수를 왼쪽으로 이동하고 제수를 빼는 과정을 반복하여 몫과 나머지를 구합니다. 이 과정에서 오버플로우 방지를 위해 피제수의 LSB가 제수의 LSB보다 커야 한다는 조건이 필요합니다. 이러한 알고리즘을 바탕으로 레지스터 구성, 시스템 블록 설계, ASMD 차트, 제어기 설계, 데이터패스 설계 등의 과정을 거쳐 나눗셈기를 구현할 수 있습니다. 2. 시스템 블록 설계 시스템 블록도에는 클락 신호, 시작 신호, 레지스터 로...2025.05.08
-
홍익대학교 디지털논리실험및설계 10주차 예비보고서 A+2025.05.041. 비동기식 카운터와 동기식 카운터의 작동 원리와 차이점 비동기식 카운터와 동기식 카운터는 특정한 상태가 반복적으로 발생하는 순서가 2진수의 순서를 따르는데, 상태 변화는 LSB 부분을 클록 펄스의 트리거 에지가 발생할 때마다 계속해서 변하게 만들고 다음 단계의 상태는 이전 단계의 상태들이 모두 1일 때만 변하게 만듦으로써 구현할 수 있습니다. 비동기식 카운터는 카운터 내의 Flip-flop들이 공통의 클록 펄스를 사용하지 않기 때문에 상태 변화가 동시에 일어나지 않고 시간 지연이 누적되지만, 동기식 카운터는 모든 Flip-flo...2025.05.04
-
홍익대 디지털논리실험및설계 10주차 예비보고서 A+2025.05.161. 비동기식 카운터와 동기식 카운터의 차이 비동기식 카운터는 맨 앞의 하나의 Flip-flop에만 CLK가 연결되어 있어 앞의 Flip-flop의 출력이 뒤에 오는 CLK로 작동하므로 회로는 간단하지만 delay가 크다. 동기식 카운터는 모든 Flip-flop에 CLK가 연결되어 있어 동기화가 잘 되지만 회로가 복잡하다. 2. Positive edge triggered D Flip-flop 회로 구현 Positive edge triggered D Flip-flop은 negative edge triggered D Flip-flop의...2025.05.16
-
디지털논리실험및설계 2024-1 도어락 프로젝트2025.01.281. 디지털 Door-Lock 요구사항 디지털 Door-Lock 프로젝트의 주요 요구사항은 다음과 같습니다. 'Reset' 버튼을 누르면 번호 7-segment에 '0'이 켜지면서 시작되며, A와 B 7-segment는 꺼진 상태를 유지합니다. 'Reset' 후 '번호입력' 버튼을 누를 때마다 번호 7-segment에 '0-1-2-3-...-9-0(반복)'의 숫자가 나타나며, 원하는 숫자가 나타났을 때 '확인' 버튼을 누르면 됩니다. '확인' 버튼을 누르면 번호가 A 7-segment로 이동하고 번호 7-segment는 '0'으로 ...2025.01.28
-
홍익대_디지털논리회로실험_6주차 예비보고서_A+2025.01.151. ALU 74181을 이용한 이진수 덧셈 구현 ALU 74181은 총 24개의 핀을 갖고 있으며 A0~A3와 B0~B3의 입력을 받고 Cn으로 Carry in값을 조절하고 M,S0~S3로 모드를 선택하여 Cn+4로 Carry out 값을, F0~F3로 결과를 출력한다. ALU의 덧셈 기능을 이용하기 위해서는 (M,S3,S2,S1,S0,Cn)에 (0,1,0,0,1,0)을 입력해줘야한다. 예로 들어 (A3, A2, A1, A0)에 (1, 1, 1, 1)을 (B3, B2, B1, B0)에 (1, 1, 1, 0)을 입력해주면 0000(...2025.01.15
-
디지털논리회로 (논리 게이트)2025.01.091. 논리 게이트의 기본 개념 논리 게이트는 디지털 회로에서 가장 기본적인 구성 요소로, 논리 연산을 수행하는 하드웨어나 소프트웨어를 의미한다. 논리 게이트는 불리언 논리를 기반으로 입력 신호에 따라 출력 신호를 결정하는 역할을 한다. 디지털 논리 게이트는 이진 데이터 0과 1을 처리하는데 사용된다. 2. 논리 게이트의 종류 논리 게이트는 기본 논리 게이트(BUFFER, NOT, AND, OR)와 확장 논리 게이트(NAND, NOR, XOR, XNOR)로 구분된다. 이들은 각각 특정 논리 연산을 수행하며, 논리 입력이 전제된 논리 ...2025.01.09
-
홍익대_디지털논리회로실험_3주차 예비보고서_A+2025.01.151. 2-bit 복호기 기본 실험 (1)의 회로는 입력 A,B를 받아 Y0, Y1, Y2, Y3 4개의 결과값을 출력하는 회로입니다. 복호기의 정의에 따르면 n개의 입력으로 들어오는 데이터를 받아 그것을 숫자로 보고 2의 n제곱 개의 출력 회선 중 그 숫자에 해당되는 번호에만 1을 내보내고 나머지는 모두 0을 내보내는 논리 회로입니다. 이 경우에 n = 2이기 때문에 2-bit 복호기라 볼 수 있습니다. 2. 2-bit 부호기 기본 실험 (2)의 회로는 A0, A1, A2, A3 중 한 개에만 1을 인가해주면 이를 2진수로 바꾸어 ...2025.01.15
-
홍익대_디지털논리회로실험_7주차 예비보고서_A+2025.01.151. S-R Latch와 - Latch Latch는 1비트의 정보를 저장할 수 있는 회로이다. S-R Latch의 경우 S, R의 값이 1,1일 때 결과값이 invalid하고 0,0이면 이전 결과값을 그대로 출력한다. 입력이 1,0이면 Q와 에 1,0을 출력하고 입력이 0,1이면 Q와 에 0,1을 출력한다. - Latch는 S-R Latch와 작동원리는 같지만 입력이 ACTIVE LOW로 작동한다. 2. Pulse detector와 CLK CLK는 출력을 특정 타이밍에 동기화하여 내기 위한 것이다. Pulse detector는 CL...2025.01.15
-
홍익대_디지털논리회로실험_8주차 예비보고서_A+2025.01.151. Gated D Latch Gated D Latch는 Gated S-R Latch와 매우 유사하다. S와 R에 1이 동시에 입력되는 것을 막기 위해 R에 인버터를 이용해 를 입력하는 Gated S-R Latch가 Gated D Latch라고 할 수 있다. EN이 0일 때는 NAND 게이트가 무조건 1을 출력하므로 Q의 출력 값이 변하지 않는 NC상태이다. EN이 1이고 D에 1이 입력되면 D를 입력으로 받는 NAND 게이트의 결과가 0, 를 입력으로 받는 NAND 게이트의 결과가 1이므로 Q = 1, =0이 출력된다. EN이 1...2025.01.15
3 / 4
