총 35개
-
홍익대 디지털논리실험및설계 10주차 예비보고서 A+2025.05.161. 비동기식 카운터와 동기식 카운터의 차이 비동기식 카운터는 맨 앞의 하나의 Flip-flop에만 CLK가 연결되어 있어 앞의 Flip-flop의 출력이 뒤에 오는 CLK로 작동하므로 회로는 간단하지만 delay가 크다. 동기식 카운터는 모든 Flip-flop에 CLK가 연결되어 있어 동기화가 잘 되지만 회로가 복잡하다. 2. Positive edge triggered D Flip-flop 회로 구현 Positive edge triggered D Flip-flop은 negative edge triggered D Flip-flop의...2025.05.16
-
홍익대_디지털논리회로실험_6주차 예비보고서_A+2025.01.151. ALU 74181을 이용한 이진수 덧셈 구현 ALU 74181은 총 24개의 핀을 갖고 있으며 A0~A3와 B0~B3의 입력을 받고 Cn으로 Carry in값을 조절하고 M,S0~S3로 모드를 선택하여 Cn+4로 Carry out 값을, F0~F3로 결과를 출력한다. ALU의 덧셈 기능을 이용하기 위해서는 (M,S3,S2,S1,S0,Cn)에 (0,1,0,0,1,0)을 입력해줘야한다. 예로 들어 (A3, A2, A1, A0)에 (1, 1, 1, 1)을 (B3, B2, B1, B0)에 (1, 1, 1, 0)을 입력해주면 0000(...2025.01.15
-
NAND와 NOR 게이트를 이용한 AND, OR, NOT 게이트 구현2025.05.111. NAND 게이트를 이용한 AND 게이트 구현 NAND 게이트는 두 입력이 모두 참일 때만 거짓을 출력하는 게이트이다. 따라서, NAND 게이트의 출력을 다시 NAND 게이트의 입력으로 연결하면 AND 게이트를 얻을 수 있다. AND 게이트의 논리식은 Q = (A NAND B) NAND (A NAND B)이며, 부울 대수를 통해 증명하였다. 2. NOR 게이트를 이용한 AND 게이트 구현 NOR 게이트는 두 입력이 모두 거짓일 때만 참을 출력하는 게이트이다. 따라서, NOR 게이트를 이용하여 AND 게이트를 구현하기 위해서는 입...2025.05.11
-
부울대수와 논리조합 실험 결과 보고서2024.12.311. 부울대수 부울대수의 기본 공리와 정리를 이해하고 논리회로로 표현하여 간단화하는 방법을 익혔습니다. 드모르강의 정리를 이해하고 부울대수에 활용하는 방법을 숙달했습니다. 2. 논리조합 논리조합의 기초를 익히고 대체기호 및 그 의미를 숙지하여 게이트간의 치환을 가능하게 했습니다. 기본 게이트들 간의 상관관계를 이해하고 숙지했습니다. 3. 논리회로 간단화 부울대수로 나타내고 부울대수조작을 통해 간단화한 후 다시 회로로 나타내어 논리회로를 간단화할 수 있었습니다. 게이트를 간단화하면 이론값에 맞게 동작하는 것을 확인했습니다. 1. 부울...2024.12.31
-
광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트2024.12.311. 논리회로의 단순화 논리게이트의 조합을 통해 복잡한 논리적 함수관계를 구현할 수 있다. 진리표, 부울대수, 논리회로도를 사용하여 논리회로를 표현할 수 있으며, 이 세 가지 방법은 서로 1:1 대응관계가 있다. 논리회로를 설계할 때는 진리표를 작성하고, 이를 논리식으로 표현한 뒤 부울대수 법칙을 적용하여 단순화하는 과정을 거친다. Karnaugh-map(K-map)을 활용하면 논리식을 더욱 효율적으로 단순화할 수 있다. 2. Karnaugh-map을 통한 논리회로 단순화 Karnaugh-map(K-map)은 진리표를 2차원적으로 ...2024.12.31
-
홍익대_디지털논리회로실험_7주차 예비보고서_A+2025.01.151. S-R Latch와 - Latch Latch는 1비트의 정보를 저장할 수 있는 회로이다. S-R Latch의 경우 S, R의 값이 1,1일 때 결과값이 invalid하고 0,0이면 이전 결과값을 그대로 출력한다. 입력이 1,0이면 Q와 에 1,0을 출력하고 입력이 0,1이면 Q와 에 0,1을 출력한다. - Latch는 S-R Latch와 작동원리는 같지만 입력이 ACTIVE LOW로 작동한다. 2. Pulse detector와 CLK CLK는 출력을 특정 타이밍에 동기화하여 내기 위한 것이다. Pulse detector는 CL...2025.01.15
-
홍익대_디지털논리회로실험_1주차 예비보고서_A+(분반 보고서점수 1등)2025.01.151. AND 게이트 AND 게이트의 경우 두 개의 input이 모두 1이여야 output도 1이 되기 때문에 4번째 경우를 제외하곤 X가 모두 0이다. 네번째의 경우에만 X가 1이다. 2. OR 게이트 OR 게이트의 경우 2개의 input 중 한 개만 1이여도 output이 1이기 때문에 첫번째의 경우를 제외하곤 X가 모두 1이다. Input이 모두 0인 첫번째 경우만 output이 0이다. 3. NOT 게이트 NOT 게이트의 경우 output은 input의 반대값이다. 예로 들어 input이 0이라면 output은 1, input...2025.01.15
-
[한국방송통신대학교] 2024년 1학기 디지털논리회로 출석수업과제2025.01.251. 10진수 27.25를 2진수로 변환 10진수 27.25를 2진수로 변환하는 방법은 정수 부분과 소수 부분을 각각 변환하는 것이다. 정수 부분은 2로 나누어 나머지를 기록하고, 소수 부분은 2를 곱하여 정수 부분을 기록하는 과정을 반복한다. 이렇게 구한 2진수 정수 부분과 소수 부분을 합하면 최종 2진수 표현을 얻을 수 있다. 2. 2진수를 4진수, 8진수, 16진수로 변환 2진수를 4진수, 8진수, 16진수로 변환하는 방법은 2진수를 각각 2개, 3개, 4개의 비트씩 묶어서 대응되는 4진수, 8진수, 16진수 숫자로 변환하는 ...2025.01.25
-
홍익대학교 디지털논리실험및설계 1주차 예비보고서 A+2025.05.041. AND 게이트 7408 AND 게이트 7408의 datasheet를 읽고 기본 실험 (1)의 회로를 결선하는 방법을 설명했습니다. Vcc와 GND를 연결하면 쇼트가 발생할 수 있다는 점도 언급했습니다. 2. 기본 실험 (4) 3입력 AND 게이트의 동작 원리를 설명하고 예상 실험 결과를 제시했습니다. 3. 응용 실험 (2) 두 개의 입력 값이 서로 다른 조합일 때 출력이 1이 되는 회로를 구현하고 예상 실험 결과를 제시했습니다. 4. 응용 실험 (3) AND 게이트 7408이 동작하지 않아 모든 입력 조합에 대해 출력이 0이 ...2025.05.04
-
홍익대학교 디지털논리실험및설계 2주차 예비보고서 A+2025.05.041. NAND 게이트 NAND 게이트 7400은 AND 게이트의 출력을 반전시킨 것으로, 입력이 모두 1일 때만 출력이 0이 됩니다. 이 게이트는 다양한 논리 회로를 구현하는 데 사용될 수 있습니다. 2. NOR 게이트 NOR 게이트 7402는 OR 게이트의 출력을 반전시킨 것으로, 입력이 모두 0일 때만 출력이 1이 됩니다. 이 게이트 역시 다양한 논리 회로를 구현하는 데 사용될 수 있습니다. 3. XOR 게이트 XOR 게이트 7486은 서로 다른 입력이 들어왔을 때만 출력이 1이 되는 게이트입니다. 이 게이트는 패리티 검사 회로...2025.05.04
2 / 4
