총 35개
-
김영평생교육원 컴퓨터구조 과제2025.01.151. 트리거(Trigger) 트리거란 입력값이 결과에 반영되는 순간을 나타내는 것이며, 입력신호의 순간적인 변화를 말한다. 트리거는 크게 레벨 트리거와 에지 트리거로 나뉜다. 레벨 트리거는 입력값의 전압 레벨에 따라 동작을 트리거하는 방식이며, 에지 트리거는 입력값이 변하는 순간에만 동작하는 방식이다. 2. 플립플롭(Flip-Flop) 플립플롭은 전원이 공급되는 한 상태의 변화를 위한 신호가 발생할 때까지 현재의 상태를 유지하는 논리회로로, 플립플롭 1개 당 1bit의 이진 데이터를 저장할 수 있는 기억 장치이다. 레지스터를 구성하...2025.01.15
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
논리회로및실험 레포트2025.01.181. NAND 게이트 NAND 게이트는 AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 참일 때만 출력이 거짓이 되고 나머지 경우 모두 출력이 참이 됩니다. 즉, 입력 중 하나라도 거짓 값이 있다면 출력은 참이 됩니다. 2. NOR 게이트 NOR 게이트는 OR 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 거짓일 때만 출력이 참이 되고 나머지 경우 모두 출력이 ...2025.01.18
-
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers2025.01.201. Flip-flops 실험을 통해 flip-flop의 종류와 동작 원리를 이해했습니다. SR latch, D latch, JK flip-flop, T flip-flop 등 다양한 flip-flop의 특성을 확인했고, 특히 setup time과 hold time, propagation delay 등의 개념을 배웠습니다. 이를 통해 순차 논리회로 설계 시 고려해야 할 중요한 요소들을 학습했습니다. 2. Registers 여러 개의 flip-flop을 직렬 또는 병렬로 연결하여 register를 구현하는 방법을 배웠습니다. regis...2025.01.20
-
서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계2025.01.201. Counter Counter는 일정한 주기를 가지고 0과 1의 신호를 반복하는 Clock 신호에 따라 0부터 n까지, 혹은 n부터 0까지 숫자 병렬 Counter로 나눌 수 있다. 비동기 Counter는 Counter를 구성하는 FF들이 Clock 입력을 공유하지 않고, 첫 번째 FF를 제외한 모든 FF가 이전 FF의 출력을 Clock 신호로 받게 된다. 동기 Counter는 Counter를 구성하는 FF들이 Clock 입력을 동일한 하나의 신호로 받는다. 2. State Machine State machine은 n개의 fli...2025.01.20
-
홍익대_디지털논리회로실험_5주차 예비보고서_A+2025.01.151. 전가산기 전가산기는 입력 3개를 받아 2개의 결과를 출력한다. 이때 입력에는 자리올림수가 포함되어있다고 생각할 수 있다. 전가산기는 3개의 입력을 이진수로 더해 이진수 결과로 나타내준다. 은 이진수로 합한 결과의 2^1의 자리를 표현한다. 그러므로 입력값 3개 중 2개 이상이 1일 경우에만 = 1이여야한다. 이를 = AB+ (A⊕B으로 구현했다.∑는 이진수로 합한 결과의 2^0의 자리를 표현하므로 입력값 3개 중 1개 또는 3개가 1일 때, 즉 1이 홀수개일 때만 ∑ = 1이여한다. 이를 ∑ = (A⊕B으로 구현했다. 2....2025.01.15
-
인하대 VLSI 설계 6주차 Flip-Flop2025.05.031. Latch Latch는 하나 이상의 비트들을 저장하기 위한 디지털 논리회로로, 데이터 입력 In, 클럭 입력 CLK, 출력 Q로 이루어진다. Latch의 종류에는 Negative Latch와 Positive Latch가 있으며, Negative Edge에서는 clk = 1일 때 Q가 기존의 값을 유지하고 clk = 0일 때 In의 값이 출력 Q로 나오며, Positive Edge에서는 clk = 1일 때 In의 값이 출력 Q로 나오고 clk = 0일 때 Q가 기존의 값을 유지한다. 2. Flip-Flop Flip-Flop은 2...2025.05.03
-
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로2025.01.201. 비교 회로 비교 회로는 XOR gate와 AND gate를 이용해 입력받은 두 2진수를 비교한 후 두 수가 같은지 다른지 결과로 출력해준다. 물론 XOR gate의 수를 늘려서 비교하는 입력의 개수를 (2*XOR)개의 꼴로 늘릴 수 있다. 그리고 두 수 중 어떤 것이 더 큰지 비교한 후 출력해주는 magnitude comparator라는 비교회로도 있다. 2. 가산 회로 Half-adder는 1bit의 두 이진수를 더해 2bit의 출력(0부터 3까지)을 내는 기본적인 adder이다. Full-adder는 1bit의 세 이진수를...2025.01.20
-
서강대학교 디지털논리회로실험 9주차 - Memory Devices and dot/key-matrix interfaces2025.01.201. ROM ROM은 기본적으로 n개의 address 입력 신호를 받고 b개의 출력 신호를 내보내는데, 자체 적으로 가지고 있는 2^n x b 개의 데이터 중 address의 입력에 대응하는 것을 출력한다. 이렇 게 자체적으로 가지고 있는 데이터는 단순한 방법으로는 수정할 수 없고, 생산과정 중 진행 되는 입력, 혹은 값의 수정을 위해 만들어진 장치를 이용해야 데이터를 입력할 수 있다. ROM은 이렇게 단순한 방법으로는 데이터 수정이 불가능하지만, 한번 입력된 데이터는 전 원이 차단되어도 사라지지 않고 남아있는 non-volatil...2025.01.20
-
홍익대 디지털논리실험및설계 10주차 예비보고서 A+2025.05.161. 비동기식 카운터와 동기식 카운터의 차이 비동기식 카운터는 맨 앞의 하나의 Flip-flop에만 CLK가 연결되어 있어 앞의 Flip-flop의 출력이 뒤에 오는 CLK로 작동하므로 회로는 간단하지만 delay가 크다. 동기식 카운터는 모든 Flip-flop에 CLK가 연결되어 있어 동기화가 잘 되지만 회로가 복잡하다. 2. Positive edge triggered D Flip-flop 회로 구현 Positive edge triggered D Flip-flop은 negative edge triggered D Flip-flop의...2025.05.16
1 / 4
