총 49개
-
아날로그 및 디지털회로 설계 실습 실습4_신호발생기_결과보고서2025.01.211. 신호 발생기 이번 실험에서는 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계하고 제작하였다. 가변 저항과 커패시터를 이용하여 특정 주파수에서 발진하는 회로를 구현하였고, 가변 저항을 조정하여 출력 파형의 왜곡을 관찰하였다. 또한 다이오드를 이용하여 왜곡을 줄이는 회로를 설계하고 측정하였다. 실험 결과, 예상한 발진 주파수와 실제 측정된 주파수 사이에 약 8%의 오차가 있었으며, 이는 저항과 커패시터 값의 오차로 인한 것으로 분석되었다. 전반적으로 실험 목적을 달성하였으며, 신호 발생기의 구조와 출력 파형 특성에...2025.01.21
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 결과 보고서2025.01.041. Wien bridge oscillator 구현 이번 실험실습에서는 신호발생기를 소자의 값을 조절하여 원하는 주파수에서 발진시키고, 이때의 발진주파수와 출력파형의 최대치를 관찰하였습니다. 그 결과 4-4-2의 회로의 경우 출력파형이 완벽한 사인파가 아니었지만, Gain 값과 발진주파수 모두 설계값과 비슷하였고, 4-4-3의 회로의 경우 4-4-2의 회로에서 다이오드를 추가하여 왜곡이 감소하는 것을 관찰할 수 있었습니다. Gain 값과 발진주파수 모두 설계값과의 오차가 감소하였습니다. 2. 안정된 Wien bridge oscill...2025.01.04
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 예비 보고서2025.01.041. Wien bridge RC 발진기 Wien bridge RC 발진기는 아날로그 및 디지털 회로 설계에서 널리 사용되는 신호 발생기입니다. 이 실습에서는 Wien bridge RC 발진기를 설계하고 제작하여 동작을 확인하였습니다. 발진 주파수 1.63 kHz에서 발진하도록 회로를 설계하였고, 시뮬레이션을 통해 출력 파형과 FFT 분석을 수행하였습니다. 또한 다이오드를 이용하여 출력 신호를 안정화하는 방법을 제시하였습니다. 1. Wien bridge RC 발진기 Wien bridge RC 발진기는 안정적이고 신뢰성 있는 발진기로,...2025.01.04
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 5차 예비보고서2025.01.041. 전압제어 발진기(VCO) 전압제어 발진기(VCO)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인하였습니다. 슈미트 회로와 적분기 회로를 결합하여 VCO를 구현하였으며, 입력 전압 VC에 따른 출력 주파수 f의 변화를 관찰하였습니다. 시뮬레이션 결과, VC가 증가함에 따라 f도 증가하는 경향을 보였으며, 고주파 영역에서는 비선형적으로 증가하는 것을 확인하였습니다. 또한 슈미트 회로의 저항비와 커패시터 값을 변화시키면서 출력 파형을 관찰하였습니다. 1. 전압제어 발진기(VCO) 전압제어 발진기(VCO)는 전자 회로 ...2025.01.04
-
중앙대학교 아날로그및디지털회로 예비보고서12025.01.201. High-Pass Filter 설계 설계실습 계획서1-3-1에서는 초전형 적외선 센서(RE200B)와 증폭기 사이에 신호를 전달하는 High-Pass Filter(DC-block, 3-dB freq.=5 Hz)를 R과 C를 이용하여 설계하는 내용이 다루어졌습니다. 주어진 C 값 10uF와 3dB 주파수 5Hz를 이용하여 R 값을 3.183kΩ으로 계산하였습니다. 2. 2-stage Op-amp 반전증폭기 설계 1-3-2에서는 적외선 센서의 출력신호를 증폭시키기 위해 2-stage Op-amp 반전증폭기를 설계하였습니다. 각 반...2025.01.20
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 예비 보고서2025.01.041. PWM 제어 회로 PWM(Pulse Width Modulation) 제어회로는 출력 전압의 오차분만큼 펄스폭을 조정하여 출력 전압을 안정화 시키는 회로입니다. 출력 전압과 기준 전압을 비교한 오차를 검출하여 증폭하는 오차 증폭기(Error Amp)와 검출된 오차 전압과 톱니파를 비교하여 구형파 펄스를 발생시키는 비교기(Comparator) 그리고 출력 전압을 안정화시키는 Converter의 스위치를 구동하는 구동회로(Driver stage) 등으로 구성되어 있습니다. 2. Buck Converter Buck Converter는...2025.01.04
-
전자회로실험 과탑 A+ 예비 보고서 (실험 21 차동 증폭기 심화 실험)2025.01.291. 차동 증폭기 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하고자 한다. 주요 동작 원리는 입력 트랜지스터(M1, M2)가 차동 입력 신호를 증폭하고, 전류 거울(M3, M4)이 정전류원을 구성하며, 부하 트랜지스터(M5, M6)가 능동 부하로 작동하여 높은 출력 저항과 전압 이득을 제공한다. 이 회로는 높은 선형성과 잡음 억제 특성으로 고성능 아날로그 설계에서 필수적인 역할을 한다. 2. 공통 모드 제거비(CMRR) 차동 증폭기의 공통 모드 제...2025.01.29
-
아날로그 및 디지털회로 설계 실습 실습10_7-segment Decoder 회로 설계_예비보고서2025.01.211. 7-segment와 Decoder 7-segment와 Decoder를 이해하고 관련 회로를 설계하는 것이 이 실습의 목적입니다. 7-segment 디스플레이는 숫자 0부터 9까지를 표현할 수 있는 디스플레이 장치이며, Decoder는 이진 입력 신호를 7-segment 디스플레이에 맞는 출력 신호로 변환해주는 역할을 합니다. 이 실습에서는 7-segment/Decoder 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언식을 구한 뒤, Decoder와 7-Segment를 이용한 7-Segment 구동 회로를 설계...2025.01.21
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 카운터 설계2025.05.101. 4진 비동기 카운터 1MHz의 구형파를 인가할 때, Q1 신호의 주파수는 500kHz, Q2 신호의 주파수는 250kHz이다. 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그렸다. 2. 8진 비동기 카운터 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계하였다. Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터의 상태에 따라 LED에 불이 들어오도록 연결하였다. 3. 10진 비동기 카운터 16진 비동기 카운터와 리셋 회로를 이용하여 10진 비동기 카운터를 설계하였다. 버튼 입력에 따라 카운터가 증...2025.05.10
-
중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프(PLL) 결과 보고서2025.05.101. 위상 제어 루프(PLL) 이번 실험은 통신 분야에서 채널 설정에 많이 사용하는 PLL을 설계 및 구성하였다. 위상제어루프를 구성할 때 XOR 게이트를 사용했고 5V의 구형파를 인가하였다. VCO의 캐패시터를 10nF, 100nF, 1uF로 바꿔가며 동작주파수 범위가 어떻게 바뀌는지 확인하였다. 첫 번째 실험, 10nF일 때는 약 14~16kHz까지 입출력의 주파수가 같았다. 두 번째 실험, 100nF은 약 5~10kHz까지 입출력의 주파수가 고정되었다. 세 번째 실험, 1uF은 약 1.3k~2.1kHz 까지의 주파수가 고정되었...2025.05.10
1 / 5
