총 3개
-
인하대 VLSI 설계 6주차 Flip-Flop2025.05.031. Latch Latch는 하나 이상의 비트들을 저장하기 위한 디지털 논리회로로, 데이터 입력 In, 클럭 입력 CLK, 출력 Q로 이루어진다. Latch의 종류에는 Negative Latch와 Positive Latch가 있으며, Negative Edge에서는 clk = 1일 때 Q가 기존의 값을 유지하고 clk = 0일 때 In의 값이 출력 Q로 나오며, Positive Edge에서는 clk = 1일 때 In의 값이 출력 Q로 나오고 clk = 0일 때 Q가 기존의 값을 유지한다. 2. Flip-Flop Flip-Flop은 2...2025.05.03
-
인하대 VLSI 설계 3주차 NAND,NOR,AND,OR2025.05.031. Rule of Conduction Complements(Dual) NAND gate 회로에서 PMOS는 병렬 연결되어 두 Input 중 하나라도 0일 경우 Y 노드가 VDD와 연결되어 1이 출력되는 Pull-up network를 구성하고, NMOS는 직렬 연결되어 두 Input 모두 1일 때만 Y 노드가 GND와 연결되어 0이 출력되는 Pull-down network를 구성한다. Complementary CMOS Logic gates는 PMOS Pull-up network와 NMOS Pull-down network로 구성되며,...2025.05.03
-
Common Source Amplifier의 고주파 효과 및 밀러 효과 분석2025.11.181. 밀러 효과(Miller Effect) Common Source Amplifier 회로에서 게이트와 드레인 사이의 기생 커패시터 Cgd로 인해 입력 임피던스가 (1+A)배 증가하는 현상. 입력 쪽에서 바라보는 커패시터 값이 원래 값보다 크게 보이며, 이로 인해 고주파에서 이득이 감소한다. 밀러 효과는 Zm = 1/(1+A)sCgd 식으로 표현되며, 고주파 특성 악화의 주요 원인이다. 2. Common Source Amplifier 회로 설계 결합 커패시터 C1과 바이패스 커패시터 C3는 주파수에 따라 임피던스가 변하는 리액턴스 ...2025.11.18