총 25개
-
아날로그 및 디지털 회로 설계실습 결과보고서92025.01.171. 전가산기 회로 설계 이번 실험에서는 2-level 로직 회로와 XOR 게이트를 이용한 전가산기 회로를 설계하고 구현하였다. 입출력 단자의 전압을 측정하여 이론값과 일치하는지 확인하였고, LED를 활용하여 시각적으로 결과를 확인할 수 있었다. 또한 2-bit 전가산기 회로를 설계하여 병렬로 연결하여 전체 회로가 정상 작동하는지 확인하였다. 회로 구현 시 LED 소자 오류와 전압 강하 등의 문제가 있었지만, 전반적으로 설계 실습이 원활하게 진행되었다고 평가할 수 있다. 1. 전가산기 회로 설계 전가산기 회로 설계는 디지털 회로 설...2025.01.17
-
한양대 디지털 IC 개요 및 조합논리회로2025.05.041. 조합논리회로 조합논리회로는 현재 입력에 따라 출력이 항상 똑같이 결정되는 논리회로를 뜻한다. 이와 반대로, 순차논리회로는 현재 입력 뿐만 아니라 이전 입력에도 영향을 받는다. SOP (SUM OF PRODUCT)와 POS (PRODUCT OF SUM)의 차이도 알아야 한다. SOP는 곱의 합이고 POS는 합의 곱이다. 간략화된 곱의 합의 기능을 하기 위해서는 1. Algebraic(대수) 간략화 방식 2. K-MAP 3. Quine-McCluskey 방식이 있다. 1번은 정확하지만 한 눈에 보기 어려운 단점이 있고, 3번은 표...2025.05.04
-
[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Flip-Flops, Latch 실험결과보고서2025.05.011. Flip-Flop Flip-Flop은 클럭(CLK) 입력을 받아 그에 따라 상태를 바꾸는 기억소자입니다. 실험에서는 74LS112를 활용하여 JK Flip-Flop의 동작을 확인하였습니다. JK Flip-Flop은 SR Flip-Flop, D Flip-Flop과 달리 negative edge일 때 출력이 바뀌며, J와 K가 둘 다 1인 경우에는 출력값을 반전시켜줍니다. 2. Latch Latch는 클럭(CLK) 입력을 가지지 않는 기억소자입니다. 실험에서는 SR Latch와 D Latch의 동작을 확인하였습니다. SR Latc...2025.05.01
-
조합 논리 회로와 순차 논리회로의 비교2025.01.031. 조합 논리 회로 조합 논리 회로는 현재의 입력 상태에 따라 출력이 결정되는 회로입니다. 과거의 상태에 영향을 받지 않으며, 데이터 처리 게이트의 조합과 입력 상태에 따라 출력이 결정됩니다. 따라서 조합 논리 회로는 기억 능력을 갖고 있지 않습니다. 2. 순차 논리 회로 순차 논리 회로는 현재의 입력과 과거의 기억 소자에 기억된 입력들의 조합에 따라 출력이 결정되는 회로입니다. 순차 회로에는 논리 게이트 이외에 기억 소자인 플립플롭이 사용됩니다. 순차 회로는 동기식과 비동기식으로 구분되며, 동기식 순차 회로가 더 많이 사용됩니다...2025.01.03
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계2025.05.101. 조합논리회로 설계 이 실습의 목적은 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것입니다. 실습에서는 전가산기 회로의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언식을 구하며, 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계합니다. 또한 XOR 게이트를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하고, 2비트 가산기 회로를 설계합니다. 1. 조합논리회로 설계 조합논리회로 설계는 디지털 시스템 설계의 핵심 요소 ...2025.05.10
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합논리회로 설계 이 보고서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level 회로와 XOR 게이트를 이용한 다단계 조합 논리 회로를 설계합니다. 마지막으로 2비트 가산기 회로를 설계합니다. 2. 전가산기 설계 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 Sum of Product 또는 Product of Sum 형태의 간소화된 불리...2025.04.29
-
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계2025.04.291. 조합 논리 회로 조합 논리 회로란, 논리 회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다. 2. 전가산기 회로 설계 첫 번째 실험으로, AND/OR gate를 이용하여 전가산기를 설계한 결과, 전가산기 진리표와 동일하게 동작하는 것을 확인할 수 있었다. 두 ...2025.04.29
-
아날로그 및 디지털 회로 설계실습 예비보고서 11주차2025.01.171. 조합논리회로 설계 이 실습에서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하며, XOR 게이트를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계합니다. 마지막으로 1-bit 가산기 회로를 이용하여 2-bit 가산기 회로를 구성합니다. 1. 조합논리회로 설계...2025.01.17
-
전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점2025.01.031. 조합 논리회로 조합 논리회로는 현재의 입력 값만으로 출력 값이 결정되는 논리회로로 입력, 논리 게이트, 출력으로 구성된다. 출력 값은 0과 1의 조합 함수이며 기억회로를 가지지 않는다. 조합논리회로의 종류에는 반가산기, 반감산기, 전가산기, 전감산기가 있다. 2. 순서 논리회로 순서논리회로는 이전의 출력 값과 현재의 입력 값에 따라 출력이 결정되는 회로이기 때문에 기억장치가 반드시 필요하다. 플립플롭은 1비트를 기억하는 논리회로로 동기식과 비동기식으로 구분된다. 순서논리회로에는 RS플립플롭, JK플립플롭, T플립플롭 등이 있다...2025.01.03
-
전자계산시의 논리회로에서 조합논리회로와 순서논리회로의 차이점 및 특징2025.04.271. 조합 논리회로 조합 논리회로는 입력 신호만을 이용하여 출력을 결정하는 회로로, AND, NOT, OR, XOR 등을 기본으로 하여 논리 연산을 수행합니다. 조합 논리 회로는 입력 신호를 통해 출력을 결정하므로 기억 기능이 없으며, 반가산기, 반감산기, 전가산기, 전감산기 등의 종류와 특징을 지니고 있습니다. 2. 순서 논리회로 순서 논리는 조합 논리회로와는 달리 외부로부터 받는 입력과 현재의 상태에 따라 출력이 결정되는 회로로, 기억 장치가 필요합니다. 즉, 순서 논리회로는 입력 신호뿐만 아니라 현재의 내부 상태 값에도 의존하...2025.04.27
1 / 3
