총 381개
-
중앙대학교 전자회로설계실습 예비보고서92025.01.111. Series-Shunt 피드백 증폭기 설계 Series-Shunt 구조의 피드백 증폭기를 설계하고 실험하였습니다. 입력 전압을 0V에서 6V까지 변화시키면서 출력 전압의 변화를 관찰하였습니다. 입력 저항과 부하 저항의 값을 변경하여도 동일한 결과가 나오는 것을 확인하였습니다. 또한 입력 전압을 2V로 고정하고 전원 전압을 변화시켰을 때 출력 전압이 일정 수준 이상에서 더 이상 변하지 않는 것을 확인하였습니다. 2. Series-Series 피드백 증폭기 설계 Series-Series 구조의 피드백 증폭기를 설계하고 실험하였습니...2025.01.11
-
예비보고서6 구매 시 절대 후회 없음(A+자료)2025.05.141. Common Emitter Amplifier 설계 이 보고서에서는 Common Emitter Amplifier 회로를 설계하고 분석하는 과정을 다루고 있습니다. 주요 내용으로는 회로 파라미터 계산, 증폭기 이득 분석, 바이어스 전압 및 전류 설계, 비선형 왜곡 분석 등이 포함되어 있습니다. 1. Common Emitter Amplifier 설계 Common Emitter Amplifier는 가장 기본적인 트랜지스터 증폭기 회로 중 하나입니다. 이 증폭기는 입력 신호를 증폭하여 출력 신호를 생성하는 역할을 합니다. 설계 시 고려...2025.05.14
-
중앙대학교 전자회로설계실습 Op Amp의 특성측정 방법 및 Integrator 설계2025.05.101. Offset Voltage OP-Amp 내부에 Offset voltage가 존재하므로 출력전압은 0 V가 아니며 그 출력전압을 Open loop gain으로 나누면 Offset voltage를 구할 수 있다. 그러나 실제로는 이런 방법을 사용할 수 없는데, 그 이유는 1번 단자와 2번 단자에 같은 입력전압을 넣으면 Differential 성분이 0이라고 추측하기 쉽지만 실제로는 Op-Amp안의 설계를 보면 Offset-free op amp의 +단자에 가 연결되어있어 정확히 Matching이 되어 있지 않기 때문에 Differe...2025.05.10
-
[전자회로실험] 반전 및 비반전 증폭기 결과 보고서2025.05.101. 반전 증폭기 실험 5.1.1)의 측정 결과로부터 vo와 vi사이에 180도 위상차가 있는지 확인하고, 측정한 vo값과 준비 3.1.1)에서 계산한 vo값을 비교하였다. 또한, 실험 5.1.1)에서 도시한 결과와 준비 3.1.1)에서 도시한 결과를 비교하였다. 실험 5.1.1)의 결과로 반전 증폭기로서 오실로스코프에 180의 위상차가 있는지 확인되었고 계산 값 또한 약간의 오차가 있었지만 동일하였다. 2. 비반전 증폭기 실험 5.2.1)의 측정 결과로부터 vo와 vi사이에 위상차가 없다는 것을 확인하고, 측정한 vo값과 준비 3...2025.05.10
-
pspice op앰프 예비레포트2025.05.091. OP앰프의 특성 OP앰프는 가장 많이 사용되는 아날로그 IC이며, 이상적인 OP앰프는 무한대의 이득과 입력 임피던스, 영의 출력 임피던스를 갖는다. 실제의 OP앰프는 이상적인 OP앰프에 근사한 특성을 가진다. OP앰프의 이득이 매우 크기 때문에 그대로는 안정된 증폭기로 사용할 수 없고 반드시 외부 귀환을 걸어서 사용해야 한다. 2. 반전 증폭기 반전 증폭기는 입력된 신호에 대해 정해진 증폭도로 신호가 반전되어 출력되는 증폭기이다. 이상적인 OP앰프를 가정한 반전 증폭기의 입력 임피던스와 출력 임피던스는 각각 R_in과 0이다....2025.05.09
-
[전자공학실험2] 연산 증폭기2025.04.271. 연산 증폭기의 사용법 및 특성 측정 이 실험에서는 연산 증폭기의 사용법을 익히고, 연산 증폭기의 특성 측정과 응용 회로 실험을 통해 연산 증폭기의 성능 및 동작 원리를 이해하였습니다. 실험을 통해 연산 증폭기의 DC 오프셋 전압과 오프셋 전류, 반전 증폭기와 비반전 증폭기의 특성, 슬루율 측정, 최대 증폭도 측정, 적분기 회로 등을 확인하였습니다. 2. 연산 증폭기의 DC 오프셋 특성 실험 1에서는 연산 증폭기의 DC 오프셋 전압과 오프셋 전류를 측정하였습니다. 연산 증폭기 내부의 소자 불일치로 인해 발생하는 DC 오프셋 특성...2025.04.27
-
전자회로실험 A+ 7주차 결과보고서(BJT Amp Biasing)2025.05.101. BJT Amp Biasing 이 실험에서는 BJT 증폭기의 바이어싱 방법에 대해 학습하고 각 방법의 장단점을 비교했습니다. 실험에서 다룬 바이어싱 방법은 Simple Biasing, Resistive Divider Biasing, Resistive Divider Biasing with Emitter Degeneration, Self-biasing 등입니다. 각 방법의 특성을 실험 결과를 통해 확인했으며, 저항 값 변화에 따른 민감도, 안정성, 효율성 등을 분석했습니다. 실험 결과를 통해 BJT 증폭기 설계 시 적절한 바이어싱 ...2025.05.10
-
[전자공학응용실험]4주차_3차실험_실험12,13 소오스 팔로워, 공통 게이트 증폭기_예비레포트_A+2025.01.291. Source follower 소스 팔로워 회로에서는 입력이 게이트 단자에 인가되고 출력은 소스 단자에서 모니터링됩니다. 드레인 단자가 공통이므로 공통 드레인 증폭기라고 할 수 있습니다. 출력 신호가 입력 신호를 따르기 때문에 '소스 팔로워'라는 용어가 더 자주 사용됩니다. 2. Common gate amplifier 공통 게이트 증폭기 회로에서는 입력이 소스 단자에 인가되고 출력은 드레인 단자에서 관찰됩니다. 게이트 단자가 공통이므로 공통 게이트 증폭기라고 합니다. 이 회로는 입력 임피던스가 높고 출력 임피던스가 낮은 특성을 ...2025.01.29
-
Voltage Divider 회로 실험 결과 보고서2025.01.031. Voltage Divider 이 실험에서는 Voltage Divider 회로를 구성하여 입력 전압(Va)과 출력 전압(V)의 관계를 옴의 법칙을 통해 확인하였습니다. 또한 Voltage Adder 회로를 통해 중첩의 원리를 확인하였고, Capacitor를 이용한 Voltage Divider 회로에서 Capacitor의 리액턴스가 저항의 역할을 대신한다는 것을 알 수 있었습니다. 마지막으로 멀티미터의 입력 임피던스가 측정값에 영향을 미치는 것을 확인하였습니다. 1. Voltage Divider A voltage divider i...2025.01.03
-
[A+]전자회로설계실습 예비보고서 12025.01.041. 센서 측정 및 등가회로 센서의 출력 전압을 오실로스코프로 측정한 결과, peak to peak 전압이 200 mV였고 센서의 부하로 10 kΩ 저항을 연결한 후 10 kΩ 저항에 걸리는 전압을 측정한 결과 peak to peak 전압이 100 mV였다. 이를 통해 센서의 내부저항이 10 kΩ임을 알 수 있으며, 센서의 Thevenin 등가회로를 구할 수 있다. 또한 Function Generator의 출력을 100 mV로 설정하면 실제 출력전압의 peak to peak 전압이 200 mV가 출력된다. 2. Op amp를 사용한...2025.01.04
7 / 39
