총 230개
-
전자회로실험_A+레포트_Diode Clamper & Filter2025.01.131. 다이오드 클램퍼 회로 다이오드 클램퍼 회로는 입력 신호 파형을 변화시키지 않고 일정한 레벨로 고정시키는 회로이다. 다이오드, 캐패시터, 저항이 회로에 필요하며, 캐패시터 양단의 전압이 최댓값으로 유지될 수 있도록 충분한 충전시간이 필요하다. 양의 클램퍼는 입력신호 전압에 직류 전압을 더하여 그 레벨에 고정하고, 음의 클램퍼 회로는 캐패시터 양단에 Vp(in)-0.7V만큼이 충전된다. 2. 바이어스 클램퍼 회로 바이어스 클램퍼 회로는 다이오드 클램퍼 회로에 DC 전압이 추가된 회로이다. 다이오드 방향을 바꾸어 주면서 DC 전압을...2025.01.13
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 3장 연습문제 풀이2025.01.021. 특수 목적 다이오드 제시된 문제에서는 특수 목적 다이오드인 제너 다이오드의 동작 원리와 특성을 다루고 있습니다. 문제 1에서는 제너 다이오드의 부하 전류와 제너 전류를 계산하고, 최소 부하 저항을 구하는 문제입니다. 문제 2와 3에서는 제너 다이오드의 최소 동작 전압과 최소값을 구하는 문제입니다. 문제 4에서는 제너 전압을 유지하기 위한 부하 저항 값 조정 문제입니다. 문제 5와 6에서는 교류 신호에서 제너 다이오드와 일반 다이오드의 동작을 설명하고 있습니다. 문제 7과 8에서는 제너 정전압 작용이 유지되기 위한 조건과 최소/...2025.01.02
-
공통 소오스 증폭기 실험 결과 보고서2025.01.021. 공통 소오스 증폭기 이번 실험에서는 공통 소오스 증폭기 회로를 구현하고 실험을 진행했습니다. 실험 과정에서 이상과 현실의 차이, 장비의 한계 등으로 인해 교재의 실험 절차와 다른 방식으로 실험을 진행했습니다. 입력 전압을 변화시키면서 출력 전압을 측정하여 전압 이득을 계산했고, 입출력 임피던스도 구했습니다. 실험 결과, 약 10.6배의 전압 이득이 발생했으며, 입출력 임피던스 계산 시 약 20%의 오차가 발생했습니다. 이는 AC 전압 인가 시 전류 측정의 어려움 때문인 것으로 보입니다. 또한 바이어스 회로를 포함한 공통 소오스...2025.01.02
-
소오스 팔로워 실험 결과 보고서2025.01.021. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 전압 이득이 1에 가까운 버퍼 증폭기로 사용됩니다. 이는 입력 임피던스에 비해 매우 낮은 출력 임피던스를 가지고 있어, 신호 전달 시 손실이 거의 발생하지 않아 버퍼 이득이 크다는 장점이 있습니다. 또한 소자의 개수를 줄일 수 있어 비용 절감 효과도 있습니다. 이러한 장점들로 인해 소오스 팔로워가 전압 증폭기로 사용됩니다. 1. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 전자 회로에서 매우 중요한 역할을 합니다. 이 회로는 입력 신호를 증폭하고 부하에 대한 영향을 최소화하여 출력 ...2025.01.02
-
다단 증폭기 실험 보고서2025.01.021. 2단 증폭기 실험회로 1에서 R1, R2, R3, R4, R5, R6을 고정하고 회로를 구성한 후, 공통 소스 증폭기 2 출력의 DC 값이 6V가 되도록 하는 값을 결정했습니다. 이 경우 M1의 각 단자들의 전압(VDS, VGS, VBS) 및 전류(ID, IG, IS)를 구하고, MOSFET이 포화 영역에서 동작하는지 확인했습니다. 포화 영역에서 회로가 동작하는 경우 M1의 트랜스 컨덕턴스 값, 출력 저항 Rout을 구하여 소신호 등가회로를 그리고, 실험회로 1의 이론적인 전압 이득을 계산했습니다. 입력에 10kHz의 0.01...2025.01.02
-
다단 증폭기 실험 결과 보고서2025.01.021. 다단 증폭기 실험을 통해 2단 증폭기와 3단 증폭기의 동작 특성을 확인하였습니다. 각 단의 전압 이득, 입력/출력 임피던스 등을 측정하고 분석하였습니다. 10kΩ 저항 조건에서는 예상 값과 큰 차이가 없었지만, 10Ω 저항 조건에서는 오차가 상당히 크게 나타났습니다. 이는 매우 낮은 저항 값으로 인해 커패시터로 전류가 빠져나가면서 발생한 것으로 추정됩니다. 다단 증폭기 설계 시 입력 임피던스와 출력 임피던스의 적절한 조건이 중요하며, 각 단의 전압 이득 곱보다 전체 전압 이득이 작은 이유는 소스팔로워 효과와 단 간 신호 전달 ...2025.01.02
-
[A+]전자회로설계실습 예비보고서 52025.01.041. BJT와 MOSFET을 이용한 RTL switch 회로 설계 및 구현 이 보고서의 목적은 BJT와 MOSFET을 사용하여 TTL 레벨의 전압(5V)으로 동작하는 RTL switch 회로를 설계하고 구현하여 relay 또는 LED를 구동하고 그 동작을 측정 및 평가하는 것입니다. 준비물로는 Function Generator, Oscilloscope, DC Power Supply, BJT, LED, MOSFET, 저항 등이 필요합니다. 설계 계획으로는 BJT 2N3904를 사용하여 BL-B4531 LED를 구동하는 회로를 설계하고...2025.01.04
-
[A+]전자회로설계실습 예비보고서 82025.01.041. N-Type MOSFET을 이용한 Current Mirror 설계 이 보고서의 목적은 N-Type MOSFET을 사용하여 단일 Current Mirror와 Cascode Current Mirror를 설계하고 측정하여 current mirror를 이용한 전류원의 전기적 특성을 이해하는 것입니다. 보고서에는 Current Source 회로 설계를 위한 2N7000 MOSFET의 특성 분석, IREF = 10 mA인 전류원 설계를 위한 VGS 및 R1 값 계산 등의 내용이 포함되어 있습니다. 1. N-Type MOSFET을 이용한 ...2025.01.04
-
전자회로설계실습 예비보고서 112025.01.041. Push-Pull 증폭기 이 실험의 목적은 RL = 100 Ω, Rbias = 1 kΩ, VCC = 12 V인 경우 Push-Pull 증폭기의 동작을 이해하고 Dead zone과 Crossover distortion 현상을 파악하며 이를 제거하는 방법에 대해 실험하는 것입니다. 실험을 통해 Push-Pull 증폭기의 입출력 transfer characteristic curve를 확인하고, Dead zone이 발생하는 이유를 설명합니다. 1. Push-Pull 증폭기 Push-Pull 증폭기는 전자 회로 설계에서 매우 중요한 역...2025.01.04
-
OP-Amp의 정의 및 특성과 반전증폭기2025.01.041. OP-Amp의 정의 및 특성 OP-Amp는 덧셈이나 적분 등의 연산기능을 갖게 할 수 있는 고이득의 직류 증폭기로, 연산 증폭기라고 한다. OP-Amp는 입력단, 증폭단, 출력단으로 구성되며, 이상적인 OP-Amp는 무한대의 이득, 입력 저항, 주파수 대역폭을 가지지만 실제 OP-Amp는 이보다 낮은 특성을 가진다. OP-Amp는 가산, 감산, 적분, 미분 등의 연산 회로에 사용될 수 있다. 2. 반전증폭기 반전증폭기는 OP-Amp의 반전 입력단자에 신호를 인가하여 출력 전압이 입력 전압과 반대 극성을 가지는 회로이다. 반전증...2025.01.04
3 / 23
