총 86개
-
전자회로설계실습 실습 7 결과보고서2025.01.041. Common Emitter Amplifier의 주파수 특성 실습을 통해 Common Emitter Amplifier의 주파수 특성을 관찰하였습니다. 주파수를 변화시키면서 입력, 출력 전압과 전압 이득을 측정하였고, 커패시터 값을 변경하여 주파수 응답 특성의 변화를 확인하였습니다. 저주파 영역에서는 측정값과 시뮬레이션 값의 오차가 크게 나타났는데, 이는 저주파 신호에 고주파 노이즈가 섞여 정확한 측정이 어려웠기 때문입니다. 하지만 대역폭 영역에서는 시뮬레이션 결과와 잘 일치하는 것을 확인할 수 있었습니다. 1. Common Em...2025.01.04
-
[A+]전자회로설계실습 예비보고서 22025.01.041. Offset Voltage OP-Amp의 출력전압은 소자에 인가한 전원전압에 따라 한계 출력전압이 결정됩니다. 따라서 일정 입력전압이 넘어갈 경우 출력전압은 그 한계치에 따라 일정한 모습을 보입니다. 따라서 출력전압을 open loop gain으로 나눌 경우, 전압 이득이 무한대이기 때문에, 입력전압을 정확히 할 수 없으며 동시에 입력전압에 포함된 offset voltage 또한 알 수 없습니다. 1. Offset Voltage Offset voltage is an important concept in electronic ci...2025.01.04
-
공통 소오스 증폭기의 특성 분석2025.01.021. MOSFET 소신호 등가회로 MOSFET의 소신호 등가회로는 트랜지스터의 내부 동작 특성을 전류원, 저항 등으로 모델화한 것입니다. 하이브리드 모델과 T모델이 대표적이며, 이를 통해 MOSFET의 트랜스컨덕턴스와 출력 저항 등의 특성을 분석할 수 있습니다. 2. 공통 소오스 증폭기의 특성 공통 소오스 증폭기는 MOSFET을 이용한 선형 증폭기 회로입니다. MOSFET이 포화 영역에서 동작할 때 입력 전압과 드레인 전류 사이에 제곱의 법칙이 성립하므로 비선형적인 특성을 보입니다. 이를 선형화하기 위해 DC 바이어스 전압과 소신호...2025.01.02
-
능동 부하가 있는 공통 소오스 증폭기의 실험 결과2025.01.021. 공통 소오스 증폭기 공통 소오스 증폭기는 NMOS와 PMOS 트랜지스터를 사용하여 구성된 증폭기 회로입니다. 이 실험에서는 능동 부하가 있는 공통 소오스 증폭기의 특성을 측정하고 분석하였습니다. 실험 결과에 따르면, 입력 전압이 0~3V 범위에서 출력 전압이 일정하게 유지되다가 4V 이상에서 급격히 감소하는 것을 확인할 수 있었습니다. 또한 전압 이득은 약 85V/V로 측정되었습니다. 이러한 결과는 회로 구성 요소의 특성, 바이어싱, 주파수 응답 등 다양한 요인에 의해 영향을 받는 것으로 분석됩니다. 1. 공통 소오스 증폭기 ...2025.01.02
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 9장 연습문제 풀이2025.01.021. 증폭기의 주파수 응답 입력 회로, 출력 회로, 바이패스 회로의 임계주파수를 계산하고, 고주파 입력 회로와 고주파 출력 회로의 임계주파수를 구하였습니다. 또한 대역폭, 이득 대역폭 곱 등을 계산하였습니다. 2. 밀러 정리 밀러 정리를 적용하여 고주파 등가회로를 구현하고, 입력 커패시턴스를 계산하였습니다. 3. 전압이득과 전력이득 전압이득과 전력이득의 차이를 설명하고, 데시벨로 표현하는 방법을 제시하였습니다. 1. 증폭기의 주파수 응답 증폭기의 주파수 응답은 증폭기가 입력 신호의 주파수에 따라 어떻게 증폭하는지를 나타내는 중요한 ...2025.01.02
-
공통 소오스 증폭기 실험 결과 보고서2025.01.021. 공통 소오스 증폭기 이번 실험에서는 공통 소오스 증폭기 회로를 구현하고 실험을 진행했습니다. 실험 과정에서 이상과 현실의 차이, 장비의 한계 등으로 인해 교재의 실험 절차와 다른 방식으로 실험을 진행했습니다. 입력 전압을 변화시키면서 출력 전압을 측정하여 전압 이득을 계산했고, 입출력 임피던스도 구했습니다. 실험 결과, 약 10.6배의 전압 이득이 발생했으며, 입출력 임피던스 계산 시 약 20%의 오차가 발생했습니다. 이는 AC 전압 인가 시 전류 측정의 어려움 때문인 것으로 보입니다. 또한 바이어스 회로를 포함한 공통 소오스...2025.01.02
-
소오스 팔로워 실험 결과 보고서2025.01.021. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 전압 이득이 1에 가까운 버퍼 증폭기로 사용됩니다. 이는 입력 임피던스에 비해 매우 낮은 출력 임피던스를 가지고 있어, 신호 전달 시 손실이 거의 발생하지 않아 버퍼 이득이 크다는 장점이 있습니다. 또한 소자의 개수를 줄일 수 있어 비용 절감 효과도 있습니다. 이러한 장점들로 인해 소오스 팔로워가 전압 증폭기로 사용됩니다. 1. 소오스 팔로워 증폭기 소오스 팔로워 증폭기는 전자 회로에서 매우 중요한 역할을 합니다. 이 회로는 입력 신호를 증폭하고 부하에 대한 영향을 최소화하여 출력 ...2025.01.02
-
공통 게이트 증폭기 실험 예비보고서2025.01.021. 공통 게이트 증폭기 공통 게이트 증폭기 실험을 통해 MOSFET의 동작 특성과 증폭기 회로의 특성을 분석하였습니다. 실험 절차에 따라 입력 전압, 출력 전압, 전류 등을 측정하고 MOSFET이 포화 영역에서 동작하는지 확인하였습니다. 또한 트랜스 컨덕턴스, 출력 저항 등을 구하여 소신호 등가회로를 작성하고 이론적인 전압 이득을 계산하였습니다. 마지막으로 입력 전압과 출력 전압의 크기를 측정하여 전압 이득을 구하고, 입력 및 출력 파형을 확인하였습니다. 1. 공통 게이트 증폭기 공통 게이트 증폭기는 전자 회로 설계에서 중요한 역...2025.01.02
-
다단 증폭기 실험 보고서2025.01.021. 2단 증폭기 실험회로 1에서 R1, R2, R3, R4, R5, R6을 고정하고 회로를 구성한 후, 공통 소스 증폭기 2 출력의 DC 값이 6V가 되도록 하는 값을 결정했습니다. 이 경우 M1의 각 단자들의 전압(VDS, VGS, VBS) 및 전류(ID, IG, IS)를 구하고, MOSFET이 포화 영역에서 동작하는지 확인했습니다. 포화 영역에서 회로가 동작하는 경우 M1의 트랜스 컨덕턴스 값, 출력 저항 Rout을 구하여 소신호 등가회로를 그리고, 실험회로 1의 이론적인 전압 이득을 계산했습니다. 입력에 10kHz의 0.01...2025.01.02
-
증폭기의 주파수 응답 특성2025.01.021. 증폭기의 주파수 응답 특성 실험을 통해 증폭기의 주파수 응답 특성을 확인하였습니다. 주요 결과는 다음과 같습니다. 70Hz~55kHz 범위에서 전압 이득은 8.8V/V로 측정되었고, 17Hz와 77kHz에서 전압 이득이 감소하는 것을 확인하였습니다. 1MHz까지는 전압 이득 측정이 잘 되었지만 10MHz를 초과하는 영역과 50Hz 미만의 영역에서는 측정이 어려웠습니다. 이는 MOSFET의 기생 커패시턴스로 인해 주파수가 증가함에 따라 전압 이득이 감소하는 것으로 추정됩니다. 이득 대역폭 곱은 큰 폭의 변화 없이 거의 일정한 것...2025.01.02
5 / 9
