총 21개
-
회로이론및실험1 16장 미분기와 적분기 회로 A+ 예비보고서2025.01.131. 적분기 회로 적분기 회로는 커패시터와 연산증폭기의 성질을 이용하여 구성할 수 있다. 입력신호를 적분하여 출력신호로 나타내며, 저주파 이득을 제한하기 위해 저항 Rs를 병렬로 연결한다. 시상수 RC는 입력신호의 주기와 비슷한 값으로 결정한다. 2. 미분기 회로 미분기 회로는 적분기와 유사하게 커패시터와 연산증폭기의 성질을 이용하여 구성할 수 있다. 입력신호를 미분하여 출력신호로 나타내며, 고주파 이득이 커지는 문제를 해결하기 위해 입력신호와 커패시터 사이에 Rs를 연결한다. 3. RC 적분기 특성 RC 적분기에 구형파가 입력되면...2025.01.13
-
전자회로실험 과탑 A+ 예비 보고서 (실험 24 연산 증폭기 응용 회로 2)2025.01.291. 적분기 회로 적분기 회로는 입력 저항 R과 피드백 커패시터 C로 이루어진 간단한 구성입니다. 입력 신호는 R을 통해 연산 증폭기의 반전 입력(-) 단자로 들어가고, 출력은 C를 통해 피드백됩니다. 입력 신호에 의해 전류가 흐르고, 이 전류는 커패시터에 전하를 축적합니다. 커패시터 전하가 시간에 따라 누적되면서 출력 전압이 변화하며, 출력 전압은 입력 전압의 적분값에 비례합니다. 적분기 회로는 입력 신호가 일정하면 출력이 선형적으로 증가하거나 감소하며, 저주파 신호에 민감하고 고주파 신호는 감쇠됩니다. 적분기 회로는 속도에서 위...2025.01.29
-
전자공학실험 24장 연산 증폭기 응용 회로 2 A+ 결과보고서2025.01.151. 적분기 회로 이 실험에서는 연산 증폭기를 이용한 적분기 회로를 구성하고, 입력 주파수에 따른 출력 전압을 측정하여 보드 선도를 그렸습니다. 실험 결과, 입력 주파수가 증가함에 따라 출력 전압이 감소하는 것을 확인할 수 있었습니다. 이는 커패시터가 충전되는 양이 증가하여 출력 전압이 낮아지기 때문입니다. 또한 단위 이득 주파수는 약 1kHz 부근으로 나타났습니다. 2. 미분기 회로 이 실험에서는 연산 증폭기를 이용한 미분기 회로를 구성하고, 입력 주파수에 따른 출력 전압을 측정하여 보드 선도를 그렸습니다. 실험 결과, 입력 주파...2025.01.15
-
아주대학교 A+전자회로실험 실험6 결과보고서2025.05.091. 삼각파 발생회로 이 실험의 목적은 연산증폭기를 이용한 비교기와 적분기의 동작을 기초로 한 구형파 및 삼각파 발생회로의 동작을 이해하는 것이다. 실험 결과 파형은 예상대로 V_S는 사각파, V_T는 삼각파로 나왔다. 사각파 발생회로와 적분기를 연결하여 삼각파 발생회로를 구현하였다. 이론값과 실험값의 오차는 주로 transition delay에 의해 발생했으며, 저항값이 작을수록 오차가 커졌다. 시뮬레이션 결과와는 거의 일치하였고, 큰 저항에서는 3% 미만의 오차를 보였다. 오차의 주원인인 transition delay를 분석하기...2025.05.09
-
회로이론및실험1 16장 미분기와 적분기 회로 A+ 결과보고서2025.01.131. 적분기 실험 결과를 통해 커패시터가 충전과 방전을 반복한다는 것을 알 수 있다. 구형파를 입력 전압으로 주었으므로 구형파가 high일 때 충전이 되고, low일 때 방전이 된다는 사실을 알 수 있다. 시정수는 RC로 결정되므로, 커패시터의 값이 커질수록 시정수 또한 커진다는 사실 또한 확인할 수 있었다. PSPICE를 통해 전류를 측정했고 이를 통해 실험을 통해 나온 출력전압의 값이 전류의 적분형태라는 것을 확인할 수 있었다. 2. 미분기 실험 결과를 통해 구형파가 상승할 경우 인덕터에 순간적으로 많은 전하가 이동하게 되어 인...2025.01.13
-
연산증폭기 기본 회로 결과보고서2025.04.261. 반전증폭기 실험 1에서는 반전증폭기 회로를 구성하고 입출력 파형을 관찰하였다. 입력 전압과 출력 전압의 위상이 180도 차이나며 이득이 10배인 것을 확인하였다. 또한 3dB 주파수를 측정하는 과정에서 예비보고서와 실제 실험 결과 간 차이가 큰 것을 발견하였는데, 이는 3dB 주파수 측정 방식을 제대로 이해하지 못해 발생한 것으로 판단된다. 2. 비반전증폭기 실험 2에서는 비반전증폭기 회로를 구성하고 입출력 파형을 관찰하였다. 입력 전압과 출력 전압의 위상이 같으며 이득이 10배인 것을 확인하였다. 반전증폭기와 마찬가지로 3d...2025.04.26
-
아주대학교 A+전자회로실험 실험3 예비보고서2025.05.091. 미분기 미분기는 입력 신호 파형의 시간 미분에 비례하여 출력을 발생하는 기능을 갖는다. 주파수 영역에서 분석하면 입출력 관계식은 V_o/V_i = -R_F/(R_s + 1/jωC)이며, ω→∞이면 V_o/V_i = -R_F/R_s가 된다. 따라서 입력 신호의 주파수가 cutoff frequency f_c = 1/(2πR_sC)보다 낮은 주파수에서만 미분기로 작용한다. 이보다 높은 주파수에서는 반전 증폭기가 된다. 미분기는 펄스 응답에서 직렬 RC 회로로, 주파수 응답에서 고역 통과 필터로 사용된다. 2. 적분기 적분기는 입력 ...2025.05.09
-
[A+]전자회로설계실습 실습 2 결과보고서2025.01.041. 센서의 구현 실험 결과 offset voltage가 증폭되어 4.23V가 출력되었습니다. Amplifier의 두 단자를 모두 접지하였지만, 입력단자의 미세한 신호가 매우 큰 open loop gain에 의해 증폭되었습니다. Open loop gain은 증폭비를 알 수 없기 때문에 offset voltage를 구할 수 없습니다. 2. Integrator의 동작 실험에서는 가변저항을 530Ω에 가까운 500Ω정도로 맞추어 입력저항으로 연결하였습니다. 이에 따라 Function generator는 2Vpp로 설정되어 있기 때문에 F...2025.01.04
-
전자전기컴퓨터설계1 결과보고서 7주차2025.05.041. 연산증폭기(OP amp) 연산증폭기(OP amp : Operational Amplifier)는 덧셈, 곱셈, 뺄셈, 나눗셈의 수학적인 연산의 기능을 수행할 수 있도록 만들어진 고 이득 직렬증폭기로, 신호처리, 컴퓨터, 통신, 신호발생장치 및 측정장치 등 다양한 종류의 전자 회로에서 중요한 구성 요소(building block)로 사용되고 있다. 이상적인 연산증폭기는 전압이득이 무한대, 입력저항이 무한대, 출력저항이 0, 주파수대역이 0~무한대이다. 연산 증폭기의 최대 장점은 외부에서의 저항, 콘덴서등의 소자로 부귀환을 걸어서 ...2025.05.04
-
[전자공학실험2] 연산 증폭기2025.04.271. 연산 증폭기의 사용법 및 특성 측정 이 실험에서는 연산 증폭기의 사용법을 익히고, 연산 증폭기의 특성 측정과 응용 회로 실험을 통해 연산 증폭기의 성능 및 동작 원리를 이해하였습니다. 실험을 통해 연산 증폭기의 DC 오프셋 전압과 오프셋 전류, 반전 증폭기와 비반전 증폭기의 특성, 슬루율 측정, 최대 증폭도 측정, 적분기 회로 등을 확인하였습니다. 2. 연산 증폭기의 DC 오프셋 특성 실험 1에서는 연산 증폭기의 DC 오프셋 전압과 오프셋 전류를 측정하였습니다. 연산 증폭기 내부의 소자 불일치로 인해 발생하는 DC 오프셋 특성...2025.04.27
2 / 3
