총 229개
-
[ 기초전자공학 ][ 한국공학대 ] 트랜지스터 실습12025.01.041. 바이폴라 트랜지스터의 특성 관찰 이번 실습에서는 바이폴라 트랜지스터의 특성을 관찰하였습니다. 회로를 브레드보드에 구성하고 오실로스코프를 사용하여 바이폴라 트랜지스터의 베이스-에미터 간 전압, 콜렉터 전류, 특성곡선을 관찰하였습니다. 바이폴라 트랜지스터의 특성곡선은 Si 다이오드의 전압-전류 특성곡선과 유사하지만, 포화영역이 존재한다는 차이점이 있습니다. 2. 바이폴라 트랜지스터의 전류 전달 특성 관찰 실습 6.2에서는 바이폴라 트랜지스터의 전류 전달 특성을 관찰하였습니다. 오실로스코프를 사용하여 베이스 전류와 콜렉터 전류를 관...2025.01.04
-
기초전자공학 - 전기회로의 기초실습32025.01.041. 교류에 의한 LED 점등 함수발생기(FG)의 출력을 구형파로 선택하고 진폭을 조절하여 LED에 적당한 밝기의 교류전압을 인가했다. 주파수를 1Hz에서 10Hz로 서서히 증가시키면서 LED의 반짝임 속도가 빨라지는 것을 관찰했다. 주파수 10Hz에서 LED를 좌우로 흔들면 잔상이 보였다. 주파수 1kHz에서도 유사한 결과를 확인했다. 2. 정현파, 삼각파 및 구형파 관찰 함수발생기(FG)의 출력을 오실로스코프에 연결하고, 정현파, 삼각파, 구형파 각각의 파형을 관찰했다. 주파수와 진폭을 조절하면서 파형의 변화를 확인했다. 단, ...2025.01.04
-
디지털회로실험: 기본논리함수와 RS래치2025.11.151. XOR 게이트 등가회로 74LS04, 74LS08, 74LS32 칩을 사용하여 XOR 게이트 등가회로를 구성하는 실험이다. XOR 게이트는 두 개의 입력이 서로 다를 때만 출력이 1이 되는 논리회로이며, 신호 1은 5V 전압, 신호 0은 접지를 의미한다. 오실로스코프로 출력값을 확인할 수 있으며, 신호 1일 때 그래프가 5V 위치로 평행이동한다. 게이트 칩의 데이터시트 확인과 GND, Vcc 연결이 중요하다. 2. RS 래치(RS-Latch) NAND 게이트로 구성한 RS 래치의 동작원리를 다루는 실험이다. R=1, S=0일 ...2025.11.15
-
디지털회로실험: 555 타이머 멀티바이브레이터2025.11.151. 단안정 멀티바이브레이터(Monostable Multivibrator) 555 타이머를 이용한 단안정 멀티바이브레이터는 외부 트리거 신호에 의해 단일 출력 펄스를 생성하는 회로이다. 부(-)트리거 신호 입력 시 하단 비교기 출력이 high가 되어 플립플롭의 출력 Q는 low, bar Q는 high가 된다. 콘덴서가 충전되면서 Vc가 2/3 Vcc를 초과하면 상단 비교기 출력이 high가 되어 Q는 high, bar Q는 low가 되고 콘덴서가 방전된다. 펄스 폭은 저항과 커패시터에 의해 결정되며, 커패시터 용량이 클수록 펄스 폭...2025.11.15
-
RC회로의 시정수 측정회로 및 방법 설계2025.11.151. RC회로 시정수(Time Constant) RC회로의 시정수는 τ = RC로 정의되며, 커패시터의 충방전 시간을 결정하는 중요한 파라미터이다. 본 실험에서는 DMM의 내부저항(10.492MΩ)과 커패시터(2.23μF)를 이용하여 시정수를 측정했으며, 이론값 23.397s와 실험값 22.17s의 오차는 -0.052%로 매우 정확했다. 또한 설계된 회로에서 τ=10μs를 목표로 저항 875.656Ω과 커패시터 11.42nF를 사용하여 실험값 9.6μs를 얻었고 오차는 -0.04%였다. 2. DMM(Digital Multimeter...2025.11.15
-
신호발생기와 오실로스코프 사용법_예비레포트2025.01.021. 신호발생기 신호발생기는 정현파, 구형파, 삼각파 및 톱니파와 같은 시간에 따라 변화하는 신호 파형을 발생시키는 장치입니다. 이러한 신호는 일정한 파형이 반복적으로 나타나는 것으로 파형이 반복되는 시간을 주기라 하며, 이의 역수를 주파수라 합니다. 같은 주파수라 하더라도 파형이 시작되는 시점을 위상이라 하며, 기준 전압이 0이 아닌 경우의 기준 전압을 옵셋(offset) 전압이라 합니다. 구형파의 경우 출력이 high인 시간과 low인 시간의 비율을 듀티 팩터(duty factor)라 하며, 시간에 따라 주파수가 바뀌는 신호를 ...2025.01.02
-
TTL 논리게이트와 드모르간의 법칙 실험2025.11.161. 드모르간의 법칙 (DeMorgan's Law) 드모르간의 법칙을 이용하여 부울 논리식을 간단하게 하고 개선하는 방법을 학습했다. NAND 게이트로 구성한 회로에서 두 입력이 모두 0인 경우만 출력이 0이 되고 나머지는 1이 되어 OR 게이트와 동일함을 확인했다. 이는 드모르간의 법칙을 적용한 논리식 변환의 실제 사례를 보여준다. 2. XOR 게이트 (Exclusive-OR Gate) XOR 게이트는 두 입력의 상태가 다를 때 출력이 1이고 같으면 0이다. 세 가지 방법으로 구성했다: (1) NOT, AND, OR 게이트 조합으...2025.11.16
-
JK flip-flop 실험 결과 및 특성 분석2025.11.161. JK Flip-Flop의 기본 동작 원리 JK flip-flop은 J와 K 입력값에 따라 다양한 동작을 수행한다. J=0, K=0일 때는 이전 상태를 유지하고, J=0, K=1일 때는 0으로 리셋, J=1, K=0일 때는 1로 셋, J=1, K=1일 때는 토글(이전 상태와 반전)된다. 본 실험에서는 TTL IC 7402 NOR gate, TTL IC 7404 NOT gate, TTL IC 7410 3입력 AND gate를 사용하여 JK flip-flop을 구성하고 진리표를 완성시켰다. 2. Single Chip JK Flip-...2025.11.16
-
Shift Registers 실험 결과보고서2025.11.161. Serial Input-Parallel Output (SIPO) Shift Register SIPO shift register는 직렬 입력과 병렬 출력을 가진 레지스터로, TTL IC 7474 2개로 구성된다. 실험에서 Switch 1에 CL, Switch 2에 D, Switch 3에 CLK를 연결하여 동작을 관찰했다. Switch 2가 1일 때는 다이오드가 순차적으로 켜지고, 0일 때는 순차적으로 꺼진다. CLK 신호의 rising edge에서만 데이터가 이동하며, 함수 발생기로 생성한 5V와 0V의 사각파를 사용하여 정확한...2025.11.16
-
이진 계수기 실험 결과 분석 및 특성 연구2025.11.161. Count-Up Ripple Counter (상향 리플 계수기) TTL IC 7476 dual JK FF을 이용하여 구성한 비동기 계수기로, CLK 신호 입력에 따라 이진수가 0000에서 1111까지 순차적으로 증가한다. Master slave FF를 통과할수록 출력의 주기가 2배로 늘어나며, 오실로스코프 측정 결과 CLK와 L4 사이의 지연시간은 0.16μs로 나타났다. 계수기 작동 중 Switch를 0V로 하면 이전 상태를 유지한다. 2. Count-Down Ripple Counter (하향 리플 계수기) TTL IC 74...2025.11.16
19 / 23
