
총 64개
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 5차 예비보고서2025.01.041. 전압제어 발진기(VCO) 전압제어 발진기(VCO)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인하였습니다. 슈미트 회로와 적분기 회로를 결합하여 VCO를 구현하였으며, 입력 전압 VC에 따른 출력 주파수 f의 변화를 관찰하였습니다. 시뮬레이션 결과, VC가 증가함에 따라 f도 증가하는 경향을 보였으며, 고주파 영역에서는 비선형적으로 증가하는 것을 확인하였습니다. 또한 슈미트 회로의 저항비와 커패시터 값을 변화시키면서 출력 파형을 관찰하였습니다. 1. 전압제어 발진기(VCO) 전압제어 발진기(VCO)는 전자 회로 ...2025.01.04
-
아날로그 및 디지털회로 설계 실습 실습5_전압제어 발진기_예비보고서2025.01.211. 전압제어 발진기(VCO) 전압제어 발진기(VCO: Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다. 슈미츠 회로의 특성을 분석하고, 출력 주파수 식을 도출한다. 전압제어 발진기를 설계하고 출력 파형을 관찰하며, 전압 변화에 따른 주파수 변화를 그래프로 나타낸다. 또한 중심 주파수 2kHz가 되도록 회로를 설계하고, 슈미츠 회로의 저항비와 커패시터 값 변화에 따른 출력 파형을 관찰한다. 1. 전압제어 발진기(VCO) 전압제어 발진기(VCO)는 전자 회로에서 ...2025.01.21
-
중앙대학교 아날로그및디지털회로 예비보고서12025.01.201. High-Pass Filter 설계 설계실습 계획서1-3-1에서는 초전형 적외선 센서(RE200B)와 증폭기 사이에 신호를 전달하는 High-Pass Filter(DC-block, 3-dB freq.=5 Hz)를 R과 C를 이용하여 설계하는 내용이 다루어졌습니다. 주어진 C 값 10uF와 3dB 주파수 5Hz를 이용하여 R 값을 3.183kΩ으로 계산하였습니다. 2. 2-stage Op-amp 반전증폭기 설계 1-3-2에서는 적외선 센서의 출력신호를 증폭시키기 위해 2-stage Op-amp 반전증폭기를 설계하였습니다. 각 반...2025.01.20
-
아날로그및디지털회로설계실습 (예비)설계실습 5. 전압제어발진기 A+2025.01.291. 슈미츠 회로의 특성 실험에 사용될 IC(UA741)의 데이터시트를 참조하여 중요한 전기적 특성을 확인하였습니다. 주요 특성으로는 공급전압 범위, 입력전압 범위, 입력 오프셋 전압, 이득대역폭 곱, 출력전압 스윙 범위, 입력 저항 등이 있습니다. 이러한 특성을 고려하여 실험 설계를 해야 합니다. 2. 슈미츠 트리거 회로 설계 PSPICE 시뮬레이션을 통해 Vdd=+5V, Vth=2.5V인 슈미츠 트리거 회로를 설계하였습니다. 저항 R1과 R2의 값을 계산하여 회로를 구현하였고, DC sweep 시뮬레이션 결과 Vth가 2.5V인...2025.01.29
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 예비 보고서2025.01.041. PWM 제어 회로 PWM(Pulse Width Modulation) 제어회로는 출력 전압의 오차분만큼 펄스폭을 조정하여 출력 전압을 안정화 시키는 회로입니다. 출력 전압과 기준 전압을 비교한 오차를 검출하여 증폭하는 오차 증폭기(Error Amp)와 검출된 오차 전압과 톱니파를 비교하여 구형파 펄스를 발생시키는 비교기(Comparator) 그리고 출력 전압을 안정화시키는 Converter의 스위치를 구동하는 구동회로(Driver stage) 등으로 구성되어 있습니다. 2. Buck Converter Buck Converter는...2025.01.04
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 11차 예비보고서2025.01.041. 비동기식 4진 카운터 비동기식 4진 카운터에 1MHz의 구형파를 인가했을 때, Q1 신호의 주파수는 0.5MHz, Q2 신호의 주파수는 0.25MHz로 나타났습니다. 이를 통해 Q1은 2분주 회로, Q2는 4분주 회로로 사용할 수 있음을 확인했습니다. 2. 8진 비동기 카운터 설계 74HC73 칩 3개를 연결하여 8진 비동기 카운터를 설계했습니다. 버튼 입력에 따라 (Q3, Q2, Q1)의 상태가 000 -> 001 -> ... -> 111로 반복되는 것을 확인했습니다. 3. 10진 비동기 카운터 설계 16진 비동기 카운터와 ...2025.01.04
-
아날로그및디지털회로설계실습 (예비)설계실습 7. 논리함수와 게이트 A+2025.01.291. NAND 게이트 NAND게이트의 기능을 갖는 회로는 AND에 NOT을 함께 사용하여 구성하였다. 아래의 표의 simulation 통해 알 수 있듯이 모든 입력이 1일 때만 출력이 0이 되는 것을 확인하여 NAND게이트의 기능이 작동하는 것을 확인했다. 2. NOR 게이트 NOR게이트의 기능을 갖는 회로는 OR에 NOT을 함께 사용하여 구성하였다. 아래의 표의 simulation 통해 알 수 있듯이 모든 입력이 0일 때만 출력은 1이 되는 것을 확인하여 NOR게이트의 기능이 작동하는 것을 확인했다. 3. XOR 게이트 XOR게이...2025.01.29
-
아날로그 및 디지털 회로 설계 실습 결과 보고서2025.01.061. 단일 Current Mirror 구현 및 측정 NMOS를 이용하여 단일 Current Mirror를 직접 설계한 뒤, DMM을 사용하여 설계한 회로의 전압, 전류 등을 측정하고 기록하였다. 실험 결과, 단일 Current Mirror의 출력 전류는 10mA에 근접하여 추가 조절이 필요하지 않았으며, 출력 저항 Ro는 약 2.46kΩ으로 측정되었다. 2. Cascode Current Mirror 구현 및 측정 NMOS를 이용하여 Cascode Current Mirror를 직접 설계한 뒤, DMM을 사용하여 설계한 회로의 전압, ...2025.01.06
-
회로이론및실험1 16장 미분기와 적분기 회로 A+ 예비보고서2025.01.131. 적분기 회로 적분기 회로는 커패시터와 연산증폭기의 성질을 이용하여 구성할 수 있다. 입력신호를 적분하여 출력신호로 나타내며, 저주파 이득을 제한하기 위해 저항 Rs를 병렬로 연결한다. 시상수 RC는 입력신호의 주기와 비슷한 값으로 결정한다. 2. 미분기 회로 미분기 회로는 적분기와 유사하게 커패시터와 연산증폭기의 성질을 이용하여 구성할 수 있다. 입력신호를 미분하여 출력신호로 나타내며, 고주파 이득이 커지는 문제를 해결하기 위해 입력신호와 커패시터 사이에 Rs를 연결한다. 3. RC 적분기 특성 RC 적분기에 구형파가 입력되면...2025.01.13
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 4. 신호발생기2025.04.291. Wien bridge RC 발진기 Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인하는 실습을 수행했습니다. 실습에서는 Wien bridge 회로의 전압 분배 관계식을 구하고, 이를 이용하여 1.63 kHz에서 발진하는 회로를 설계했습니다. 시뮬레이션을 통해 출력 파형과 FFT 분석 결과를 확인하여 목표 주파수와의 오차율을 확인했습니다. 2. 신호 발생기 안정화 다이오드를 사용하여 Wien bridge oscillator를 안정화하는 회로를 설계했습니다. 다이오드는 Op amp의...2025.04.29