총 21개
-
아날로그 및 디지털 회로 설계 실습 - 7segment Decoder 회로 설계2025.01.291. 7-segment/Decoder 진리표 7-segment/Decoder 진리표를 작성하였다. 이론부에 따라 진리표를 작성하면 아래와 같다. 2. 불리언식 구하기 Karnaugh 맵을 이용하여 간소화된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하였다. 3. 7-Segment 구동 회로 설계 Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계하였다. 시뮬레이션 결과가 진리표와 동일한 것을 확인하였다. 1. 7-segment/Decoder 진리표 7-segment/D...2025.01.29
-
[A+, 에리카] 2021-1학기 논리설계및실험 MUX, DEMUX 실험결과보고서2025.05.011. 멀티플렉서(MUX) 멀티플렉서(MUX)는 여러 개의 입력선 중에서 하나를 선택하여 단일 출력으로 내보내는 조합논리회로입니다. 선택 변수 조합에 따라 많은 입력들 중 하나를 선택하여 그대로 출력으로 넘겨줍니다. 제어변수가 n개일 때 입력선은 2^n개가 존재하며, 이 중 하나의 입력이 선택되어 1비트 출력에 연결됩니다. 예를 들어 n=2인 경우, 입력 수는 4이고 출력 수는 1이므로 4x1 멀티플렉서라고 합니다. 2. 디멀티플렉서(DEMUX) 디멀티플렉서(DEMUX)는 멀티플렉서의 동작과 반대로 동작합니다. 한 개의 입력선으로부터...2025.05.01
-
디지털논리실험및설계 2024-1 도어락 프로젝트2025.01.281. 디지털 Door-Lock 요구사항 디지털 Door-Lock 프로젝트의 주요 요구사항은 다음과 같습니다. 'Reset' 버튼을 누르면 번호 7-segment에 '0'이 켜지면서 시작되며, A와 B 7-segment는 꺼진 상태를 유지합니다. 'Reset' 후 '번호입력' 버튼을 누를 때마다 번호 7-segment에 '0-1-2-3-...-9-0(반복)'의 숫자가 나타나며, 원하는 숫자가 나타났을 때 '확인' 버튼을 누르면 됩니다. '확인' 버튼을 누르면 번호가 A 7-segment로 이동하고 번호 7-segment는 '0'으로 ...2025.01.28
-
[논리회로실험] 실험8. Counter 결과보고서2025.05.051. 비동기식 2단 2진 카운터 실험 1에서는 비동기식 2단 2진 카운터를 설계하였다. 비동기식 카운터는 CLK 값이 첫 번째 플립플롭에만 인가되는 회로이기 때문에 그 다음 플립플롭의 클럭 입력값은 앞 단의 플립플롭의 출력값으로 인가된다. 실험결과 첫 번째 플립플롭은 J=K=1인 상태로 클럭펄스가 들어올 때마다 전 출력 값의 toggle 값이 출력되며 첫 번째 단의 출력이 Falling일 때 두 번째 단의 출력 값이 정해지는 방식이었다. 이 값들을 AND Gate에 넣어 다이오드로 출력을 확인했을 때 A'B', AB', A'B, A...2025.05.05
-
디지털 논리실험 3주차 예비보고서2025.05.061. 2-bit 복호기 2비트의 정보를 입력 값으로 받아 4개의 출력 값을 가지므로 기본 실험 (1)의 회로는 2-bit 복호기이다. 디코더는 암호를 사람이 읽을 수 있도록 해독하는 역할을 한다. 2. 2-bit 부호기 4비트의 정보를 입력으로 받아 2개의 출력 값을 가지므로 기본 실험 (2)의 회로는 2-bit 부호기이다. 인코더는 반대로 정보를 암호화하는 역할을 한다. 3. 7 표시를 위한 입력 ABCD 7을 2진수로 나타내면 0111이다. 따라서 7을 표시하기 위해서는 ABCD 순으로 (1,1,1,0)을 입력해야 한다. 4. ...2025.05.06
-
중앙대학교 아날로그및디지털회로설계실습 10차 예비보고서2025.01.041. 7-segment 및 Decoder 회로 설계 이 예비보고서는 7-segment와 Decoder 회로 설계에 대해 다루고 있습니다. 7-segment는 10진수 방식의 출력을 표시하기 위해 사용되며, Decoder는 2진수 출력을 7-segment에 적합한 형태로 변환해줍니다. 이 실습에서는 74LS47 Decoder 소자를 사용하여 7-segment 구동 회로를 설계하였습니다. Decoder의 핀 기능과 Common anode/cathode 타입 7-segment의 차이점, 그리고 회로 설계 시 고려사항 등이 자세히 설명되어...2025.01.04
-
아날로그 및 디지털 회로 설계실습 결과보고서122025.01.171. 클럭 생성 회로 Function generator를 이용하여 1Hz의 Clock 신호를 생성하고, BCD 카운터에 연결하여 7-segment에 출력하는 회로를 구현했습니다. 클럭 신호에 따라 0부터 9까지 카운팅되는 것을 확인했습니다. 2. 2자리 숫자 표시 회로 1자리 숫자 카운터 회로를 두 개 연결하여 00부터 99까지 증가하는 2자리 숫자 표시 회로를 구현했습니다. 중간 신호를 조작하여 카운터 증가의 최대치를 99로 설정했습니다. 3. 디지털 회로 설계 이번 실습을 통해 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 ...2025.01.17
-
논리회로및실험 레포트2025.01.181. Clock Control Block Clock Control Block은 50 MHz의 오실레이터와 표시부, 클럭 제어부로 구성되어 있습니다. 사용자가 Clock Control Switch를 이용하여 16개의 클럭을 선택할 수 있으며, 7-Segment와 LED를 통해 현재 FPGA 디바이스 모듈로 공급되는 클럭 값과 주파수 대역을 확인할 수 있습니다. 또한 FPGA 디바이스 모듈에 별도의 오실레이터를 장착하여 사용할 수 있습니다. 2. 7-Segment Array 4개의 7-Segment가 하나로 구성된 7-Segment L...2025.01.18
-
서강대학교 디지털논리회로실험 3주차 - Decoders and Encoders2025.01.201. Karnaugh Map Karnaugh map은 변수들의 조합을 표시하기 위해 변수들을 table에 배치하고 가질 수 있는 값들을 주어 모든 경우의 수를 표현하되, 변수의 상태는 1비트씩 차이가 나도록 나열 해 변수들과 함수값 사이의 관계를 표현해놓은 표다. 설계한 수식을 그대로 회로로 만들기 엔 같은 계산을 반복하게 될 수도 있어 비효율적일 수 있으므로 minimize하는 과정이 필요 한데, 이때 이 카르노맵을 통해 minimize가 가능하다. 표에서 1의 값을 가지는 요소들을 짝수 개만큼 묶어서 최소한의 sum of pro...2025.01.20
-
한양대 Decoder & 7-Segment2025.05.041. 7-Segment와 74LS47 (BCD to 7-Segment Decoder) 7-Segment는 7개의 획으로 숫자나 문자를 나타낼 수 있는 표시 장치의 일종이다. 74LS47 소자는 4개의 핀만으로도 7-Segment 1개를 사용할 수 있게 해준다. Anode와 Cathode 방식의 차이가 있으며, 실험에서는 Anode 방식의 74LS47 소자를 사용했다. 2. 74LS47 (BCD to 7 Segment Decoder) Pin map 74LS47 소자의 Pin map을 설명했다. A3, A2, A1, A0은 BCD in...2025.05.04
2 / 3
