총 244개
-
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR2025.01.201. Multiplexer Multiplexer는 여러 입력신호 중 하나를 선택해 단일 출력신호로 내보내는 회로로서 간단하게 MUX라고 하기도 한다. 그리고 보통 2^n개의 입력을 가지고 있어 n-to-1 mux라고도 한다. 이러한 Multiplexer를 이용하면 선택적으로 필요한 여러 입력신호들 중 하나를 단 하나의 bus를 이용해 옮길 수 있게 된다. 그리고 하나의 bus를 통해 받은 신호는 Demultiplexer를 통해 원하는 곳에 신호를 전달할 수 있다. 2. Three-state devices Three-state dev...2025.01.20
-
아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서2025.01.241. 연산 증폭기(Op-Amp) 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례한 값에 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-Amp를 가정하면, Vp가 0V이고 Virtual short인 Vn의 전압...2025.01.24
-
전자회로실험 과탑 A+ 결과 보고서 (실험 18 증폭기의 주파수 응답 특성)2025.01.291. 증폭기의 주파수 응답 특성 이번 실험에서는 증폭기의 주파수 응답 특성을 이해하기 위해 다양한 주파수 조건에서 증폭기의 이득 변화를 측정하고 분석하였습니다. 주파수가 낮을 때는 이득이 일정하게 유지되지만, 특정 주파수를 넘어가면 이득이 급격히 감소하는 현상을 관찰할 수 있었습니다. 이를 통해 증폭기의 대역폭을 결정하는 3dB 주파수의 중요성을 확인할 수 있었으며, 대역폭이 제한되는 원인이 회로 내부의 기생 요소나 소자의 대역폭 한계 등 다양한 요인에 의해 발생한다는 점도 인식하게 되었습니다. 2. 3dB 주파수 계산값과 측정값의...2025.01.29
-
[A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험2025.01.151. 반가산기 반가산기는 2진수 한자리를 덧셈하여서 Carry값과 Sum의 결과를 출력한다. 구조는 출력2개와 입력2개로 구성되어 있으므로 가산기의 기본적인 기능을 수행 가능하다. Sum은 두 Bit를 합한 것을 의미하고, Carry는 상위 비트로 올라갈 때의 자리를 올려주는 수를 의미한다. 반가산기의 진리표를 확인하고, 회로를 구현할 수 있다. 2. 전가산기 전가산기는 반가산기에서 Carry를 입력에 추가하면 전가산기의 구조가 나온다. 각각의 bit와 전의 bit에서 올라오는 Carry의 덧셈 연산이라고 불린다. Cin(Carry...2025.01.15
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 예비 보고서2025.01.041. 디지털 회로 구성 요소 이 실습에서는 Stopwatch 설계를 통해 카운터, 분주 회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성 요소에 대한 이해를 높이고, Datasheet 를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양하는 것이 목적입니다. 2. 기본 클럭 생성 및 카운터 회로 1Hz의 Clock 신호를 만들기 위해 주기가 1초인 pulse 입력을 인가하였고, BCD counter 74HC192가 UP 카운터로 동작하도록 설계하였습니다. 또한 QA, QB, QC, QD 신호가 모두 0으로 res...2025.01.04
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 3차 예비보고서2025.01.061. 단극 스텝 모터 (Uni-polar step motor) 단극 스텝 모터의 동작 원리를 이해하고, 스텝 모터를 조종하기 위한 범용 이동 레지스터 (Universal shift register)의 사용 방법을 배웁니다. BJT 트랜지스터와 범용 이동 레지스터를 이용하여 스텝 모터 구동기를 설계하고 그 동작을 확인합니다. 2. 범용 이동 레지스터 74HC194 74HC194 데이터시트를 분석하여 범용 이동 레지스터의 동작을 예상합니다. 레지스터의 S0, S1 입력에 따른 출력 QA~QD의 변화를 이해합니다. 3. ULN2003AN...2025.01.06
-
[중앙대학교 2학년 2학기 전기회로설계실습] 예비보고서3 구매 시 절대 후회 없음(A+자료)2025.04.281. 분압기(Voltage Divider) 설계 이 자료는 전기회로 설계 및 실습 과목의 예비보고서 3에 대한 내용입니다. 주요 내용은 부하효과(Loading Effect)를 고려한 분압기(Voltage Divider)의 설계, 제작 및 실험 결과 분석입니다. 설계 목표는 12V 고정 DC 전원을 이용하여 3V ± 10%, 3mA ± 10% 사양의 IC 칩에 전력을 공급할 수 있는 분압기를 설계하는 것입니다. 먼저 부하효과를 고려하지 않은 잘못된 설계를 하고, 이를 보완하여 부하를 고려한 현실적인 설계를 진행합니다. 각 설계에 대한...2025.04.28
-
아주대학교 기초전기실험 A+ 결과보고서 Ch. 15 (AC)2025.05.031. 고역통과 R-C 필터 이 실험은 커패시터와 저항을 직렬로 연결하여 고역통과 필터를 구성하고, 고주파 전압이 들어올 때만 높은 전압이 출력되도록 하는 실험입니다. 커패시터의 특성상 DC 전압이 들어오면 충전 후 개방 상태가 되고, 전압이 낮을 때는 커패시터가 유사하게 높은 전압을 가지므로 저항에 낮은 전압만 인가됩니다. 따라서 전압이 높을 때만 커패시터에 낮은 전압이 인가되고 저항에 높은 전압이 인가됩니다. 2. 차단주파수 계산 실험에서 계산된 차단주파수 f_c는 1607.63Hz이며, 그래프에서 확인한 값은 1.7kHz, 위상...2025.05.03
-
한양대 Register2025.05.041. D Flip-Flop D Flip-Flop은 SR FF에 Not gate를 추가한 것으로, (0,1)과 (1,0) 값만 사용하고 싶을 때 input 낭비 없이 사용할 수 있다. D에 0이 입력되면 Q에는 1이 출력되고 Q'에는 0이 출력된다. 반대로, 1이 입력되면 Q에는 0이 출력되고 Q'에는 1이 출력된다. D FF의 timing diagram은 T FF의 timing diagram과 큰 차이가 있다. 다른 FF는 모두 positive edge로 clock이 0에서 1로 바뀌는 시점에 작동하지만, T FF은 negative...2025.05.04
-
전기전자개론 실험보고서 직병렬회로 설계 및 휘스톤브릿지2025.05.041. 직렬저항 회로 직렬회로에서 전류 흐름 경로는 하나로 각 저항에 흐르는 전류는 같다. 합성저항은 RT = R1 + R2 + ... + RN이다. 키르히호프의 전압법칙을 이용하여 미지의 전압과 저항을 구할 수 있다. 2. 병렬저항 회로 병렬회로에서 각 저항에 걸리는 전압은 같고 전체전류는 각 저항에 흐르는 전류의 합과 같다. 합성저항은 1/Req = 1/R1 + 1/R2 + ... + 1/RN이다. 키르히호프의 전류법칙을 이용하여 분기점에서 전류의 합을 구할 수 있다. 3. 직병렬 회로 해석 직병렬회로는 직렬회로와 병렬회로의 조합...2025.05.04
5 / 25
