총 244개
-
OP-amp 아날로그회로 설계 프로젝트2025.01.051. Folded-Cascode OP-Amp 설계 Folded-Cascode OP-Amp 설계에 대한 내용이 포함되어 있습니다. 회로 구조, 설계 과정, 사양 및 시뮬레이션 결과 등이 자세히 설명되어 있습니다. 이를 통해 Folded-Cascode OP-Amp의 특성과 설계 방법을 이해할 수 있습니다. 2. Charge Scaling DAC 설계 Charge Scaling DAC 설계에 대한 내용이 포함되어 있습니다. 회로 구조, 레이아웃, 시뮬레이션 결과 등이 자세히 설명되어 있습니다. 이를 통해 Charge Scaling DAC...2025.01.05
-
[전자회로실험] 바이어스 해석 결과보고서2025.04.261. 트랜지스터 동작 영역 실험을 통해 트랜지스터의 동작 영역을 파악하였다. 트랜지스터가 능동 영역에서 동작하기 위한 Vbb의 범위를 구하고, 능동 영역에서의 Ic 값을 구하였다. 또한 트랜지스터가 포화 영역에서 동작할 때의 Vce를 구하고 데이터시트 값과 비교하였다. 2. 고정 바이어스 회로 고정 바이어스 회로에서 Vb, Vc, Ic 등의 값을 측정하고 계산하였다. 실험값과 이론값, 시뮬레이션 값 사이에 차이가 있었는데, 이는 실험 과정에서의 오류로 인한 것으로 보인다. 3. 저항 분할 바이어스 회로 저항 분할 바이어스 회로에서도...2025.04.26
-
홍익대학교 전자회로(2) 최종 프로젝트 보고서2025.04.261. 2-stage OP-Amp 설계 2-stage OP-Amp 회로를 설계하였으며, 모든 트랜지스터가 Saturation 영역에서 동작하도록 하였다. 또한 OP-Amp의 Small-Signal Gain이 50dB 이상, Gain*Bandwidth가 100MHz 이상, Phase Margin이 45도 이상이 되도록 설계하였다. 이를 위해 각 트랜지스터의 크기와 바이어스 전류를 조절하였으며, Compensation Capacitor를 추가하여 Phase Margin을 확보하였다. 2. Unity-gain Buffer 설계 Unity-...2025.04.26
-
전기회로설계 및 실습_설계 실습4. Thevenin 등가회로 설계_결과보고서2025.01.211. Thevenin 등가회로 Thevenin 등가회로는 복잡한 회로를 간단하게 바꾼 회로이다. Thevenin 등가회로는 복잡한 회로를 해석할 때, 매우 유용하게 사용된다. 이러한 회로를 직접 설계하고 실험값을 측정하고 원본 회로의 측정값과 원본 회로를 Thevenin 등가회로로 바꾸었을 때, 이론값과 비교하고 분석한다. 2. 전압 및 전류 측정 330 Ω에 걸리는 전압은 0.326V이고, 전류는 옴의 법칙에 의해 계산된 값과 1% 미만의 오차를 보였다. 가변저항을 이용하여 저항 값을 1.08 kΩ으로 설정하고 전압을 측정하면 0...2025.01.21
-
중앙대 전기회로설계실습 3차 예비보고서2025.04.271. 분압기(Voltage Divider) 설계 이 보고서는 부하 효과를 고려한 분압기(Voltage Divider) 설계 및 제작 과정을 다루고 있습니다. 설계 목표는 12V DC 전원을 사용하여 정격 전압 3V, 정격 전류 3mA인 IC 칩에 전력을 공급하는 것입니다. 보고서에서는 부하 효과를 고려하지 않은 잘못된 설계와 부하 효과를 고려한 현실적인 설계를 비교하고 있습니다. 현실적인 설계에서는 분압기 전류를 총 전류의 10% 정도로 설정하고, 추가 저항을 사용하여 출력 전압을 3V로 맞추는 과정을 설명하고 있습니다. 1. 분압...2025.04.27
-
중앙대 전기회로설계실습 결과보고서72025.01.171. RC 회로의 시정수 측정 이 보고서는 전기회로 설계실습의 일환으로 RC 회로의 시정수를 측정하는 방법을 설계하고 실험한 내용을 다루고 있습니다. 주요 내용으로는 DMM의 내부 저항 측정, RC 시정수 측정, RC 회로의 충전 및 방전 특성 관찰 등이 포함되어 있습니다. 실험 과정에서 발생한 오차 원인을 분석하고 개선 방안을 제시하고 있습니다. 1. RC 회로의 시정수 측정 RC 회로의 시정수 측정은 전자공학 분야에서 매우 중요한 개념입니다. 시정수는 RC 회로의 과도 응답 특성을 결정하는 핵심 요소로, 회로의 동작 특성을 이해...2025.01.17
-
전기회로설계실습 4장 예비보고서2025.01.201. Thevenin 등가회로 설계 이 보고서는 Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하는 것을 목적으로 합니다. 보고서에는 브리지 회로에서 부하 저항 RL에 걸리는 전압과 흐르는 전류를 구하는 내용, Thevenin 등가회로의 이론적 설계와 실험적 구현 방법, 부하가 포함된 Thevenin 등가회로 및 측정 회로 등이 포함되어 있습니다. 1. Thevenin 등가회로 설계 Thevenin 등가회로 설계는 복잡한 전기 회로를 간단한 등가 회로로 변환하는 기술입니다. 이를 통해 회로 분석을 단순...2025.01.20
-
실험 21_차동 증폭기 심화 실험 결과보고서2025.04.281. 차동 증폭기 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하였다. 차동 증폭기의 공통 모드 및 차동 모드 전압 이득을 이론적으로 구하고, 이를 바탕으로 CMRR을 구한 후에 실험을 통하여 이 값들을 직접 구해보고, 이론치와 차이가 발생하는 이유를 분석하였다. 또한 차동 모드 입력 주파수를 바꾸면서 출력 전압의 크기를 측정하여 보드 선도를 그린 뒤, 차동 모드 증폭기의 주파수 특성을 파악하였다. 2. 능동 부하 트랜지스터를 이용한 능동 부하의 경...2025.04.28
-
침입자 경보기 회로 실험2025.04.281. 트랜지스터 트랜지스터를 이용하여 부저까지 전류가 흘러가면 부저가 작동되어 침입자가 들어오는 것을 알 수 있는 회로입니다. 트랜지스터의 베이스와 이미터 간의 전압이 0.6V 정도 되면 컬렉터와 이미터 간의 도통이 되어 전압강하가 0.1V로 낮아지고, 나머지 8.9V의 전압이 부저에 걸려 부저가 울리게 됩니다. 2. 회로 작동 원리 창문의 전선이 끊어졌을 때 트랜지스터의 베이스와 이미터 간의 전압이 0.6V 정도 되면 컬렉터와 이미터 간의 도통이 되어 전압강하가 0.1V로 낮아지고, 나머지 8.9V의 전압이 부저에 걸려 부저가 울...2025.04.28
-
실험 22_연산 증폭기 특성 예비보고서2025.04.281. 연산 증폭기의 특성 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기의 이득과 대역폭 연산 증폭기를 이용해서 피드백 회로를 구성하면 이득과 대역폭 사이에는 상충 관계가 성립한다. 연산 증폭기 자체의 3dB주파수를 f_1 이라고 할 때, 피드백 회로를 구성하면 (1+R_2/(R_1+R_2)A_0)f_1으로 3dB 주파...2025.04.28
4 / 25
