총 106개
-
전기회로설계실습 실습4 결과보고서2025.01.201. Thevenin 등가회로 설계 이번 실습의 목적은 Thevenin과 Norton의 정리를 이해하고 이를 이용하여 등가회로를 설계하는 방법을 익히는 것이다. Thevenin의 정리는 복잡한 회로를 하나의 독립 전압원과 저항이 직렬 연결된 회로로 만드는 것을 의미한다. 이를 이용하면 복잡한 회로의 출력단자에 연결된 부하에 걸리는 전압과 전류를 이론적으로 또는 실험적으로 쉽게 구할 수 있다. 실습에서는 브리지회로의 부하 R_L에 걸리는 전압을 측정하고, DMM을 이용하여 실험적으로 V_Th와 R_Th를 측정한 후, Thevenin ...2025.01.20
-
다이오드 정류기 실험 보고서2025.04.271. 다이오드 정류기 이 보고서는 다이오드 정류기 실험에 대한 내용을 다루고 있습니다. 실험 결과 데이터를 정리하고, 오차 원인을 분석하며, 가산기와 감산기 실험 결과를 확인하였습니다. 실험 결과와 이론값을 비교하여 가산기와 감산기의 작동을 확인할 수 있었습니다. 1. 다이오드 정류기 다이오드 정류기는 교류 전압을 직류 전압으로 변환하는 중요한 전자 회로 구성 요소입니다. 이 장치는 전력 공급 장치, 전자 기기, 통신 시스템 등 다양한 분야에서 널리 사용됩니다. 다이오드 정류기는 단순한 구조와 작동 원리를 가지고 있지만, 효율적이고...2025.04.27
-
[A+보고서] Floyd 회로이론실험 결과레포트_ 8 회로접지2025.05.131. 회로 접지 실험을 통해 접지를 기준으로 측정한 전압값을 사용하여 접지되지 않은 저항의 두 단자 사이에 걸리는 전압을 계산하였다. 또한 회로 접지와 전압을 정의할 때 쓰는 아래첨자의 의미를 설명하였다. 실험 결과, 노드별 접지를 달리하여 측정한 전압값은 다르지만 저항의 두 단자 사이에 걸리는 전압값은 일치하는 것을 확인하였다. 이를 통해 기준접지를 어디에 두든지 마디와 마디 간의 전압 차는 항상 같다는 결론을 도출하였다. 1. 회로 접지 회로 접지는 전기 시스템에서 매우 중요한 역할을 합니다. 접지는 전기 시스템의 안전성과 안정...2025.05.13
-
4장 테브냉 및 노튼의 정리 최종 (1)2025.05.031. 테브냉의 정리 테브냉의 등가 전압 V_TH는 단자 A, B를 개방했을 때의 A, B 양단의 전압이다. 전압 분배에 의해 V_TH = 28 * (R2 / (R1 + R2)) = 14V이다. 테브냉의 등가저항 R_TH는 R1과 R2의 병렬에 R3가 직렬이 되는 합성 저항값으로, R_TH = 2KΩ이다. 이를 이용하여 부하저항 R_L의 전압과 전류를 구할 수 있다. 2. 노튼의 정리 노튼의 등가저항 R_N은 테브냉의 등가저항과 같다. 노튼의 등가 전류원 I_N은 A, B를 단락했을 때 단자 A, B에 흐르는 전류이다. 테브냉의 정리...2025.05.03
-
전자회로실험 설계2 결과보고서2025.05.091. CMOS 특성 확인 실험 1에서는 NMOS 트랜지스터의 특성을 확인하였다. V_DS를 고정하고 V_GS에 따른 I_DS의 선형성을 살펴보았으며, 문턱 전압 V_TH를 측정하고 cut-off region, saturation region, triode region에서의 동작을 관찰하였다. 또한 실험 결과를 통해 μ_n C_ox W/L와 λ_n을 도출하였다. 2. NMOS 기반 증폭기 설계 실험 2에서는 NMOS 특성과 파라미터를 이용하여 전압 이득이 2 이상인 common source 증폭기 회로를 설계하였다. 입력 신호의 진폭...2025.05.09
-
홍익대_디지털논리회로실험_4주차 예비보고서_A+2025.01.151. 멀티플렉서와 부호기(encoder)의 차이 멀티플렉서는 여러 가지의 입력 중 하나를 골라 그대로 출력하지만, 부호기는 입력 신호에 대응하는 출력 단자의 조합에 맞춰 출력한다. 멀티플렉서는 선택하는 것이지만 부호기는 변환하는 것이라 볼 수 있다. 2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4 Decoder 74139, 3-INPUT AND 게이트 7411의 datasheet 74153 칩에는 4-to-1 multiplexer가 2개 들어있으며 EN은 Active l...2025.01.15
-
기초회로실험 KVL 실험 결과보고서2025.04.291. Kirchhoff's Voltage Law (KVL) Kirchhoff's Voltage Law (KVL)은 폐회로 내의 기전력의 합과 전압 강하의 대수합이 같다는 법칙입니다. 이 실험에서는 단일 전압원과 다중 전압원 회로에서 KVL을 확인하였습니다. 단일 전압원 회로에서는 온라인 시뮬레이션을 통해 KVL을 확인하였고, 다중 전압원 회로에서는 각 저항과 전압원의 전압을 측정하여 KVL 식을 세우고 확인하였습니다. 온라인 실험으로 진행되어 오차가 거의 없었지만, 실제 실험에서는 환경적 요인과 기기적 오차가 발생할 수 있음을 확인...2025.04.29
-
등가 전원 정리_예비레포트2025.01.091. 테브난의 정리 테브난의 정리는 복잡한 회로를 하나의 전압원과 저항으로 표현할 수 있게 해주는 기술입니다. 이를 통해 회로 분석을 단순화할 수 있습니다. 테브난의 등가 전압과 등가 저항을 구하는 방법을 설명하고, 실험을 통해 이를 확인할 수 있습니다. 2. 노튼의 정리 노튼의 정리는 복잡한 회로를 하나의 전류원과 저항으로 표현할 수 있게 해줍니다. 노튼의 등가 전류와 등가 저항을 구하는 방법을 설명하고, 실험을 통해 이를 확인할 수 있습니다. 3. 전원의 내부 저항 실제 전원은 이상적인 전원과 달리 내부 저항이 존재하여 부하에 ...2025.01.09
-
[고려대학교 전기회로] 18단원 정리본2025.05.031. Two-Terminal-Port Circuits Two-terminal-port circuits have the following restrictions: 1) No energy is stored within the circuit, 2) There are no independent sources within the circuit, and 3) There are only two external connections or ports. Once the two-port parameters are specified, the remain...2025.05.03
-
디지털시스템설계실습_HW_WEEK112025.05.091. 7 세그먼트 업다운 카운터 이 프레젠테이션은 7 세그먼트 업다운 카운터를 구현하는 방법을 설명합니다. 이를 위해 Verilog 코드를 사용하여 상태 머신을 설계하고, 각 상태에 따라 7 세그먼트 디스플레이의 출력을 제어합니다. 또한 시뮬레이션을 통해 동작을 확인하고, 합성 후 critical path delay를 분석합니다. 이를 통해 FSM 설계의 효율성과 7 세그먼트 디스플레이의 작동 원리를 이해할 수 있습니다. 2. 상태 머신 설계 이 프레젠테이션에서는 7 세그먼트 업다운 카운터를 구현하기 위해 상태 머신을 설계합니다. ...2025.05.09
1 / 11
