
총 31개
-
아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_예비보고서2025.01.211. 래치 래치는 순차식 논리회로의 기본 소자로, 다양한 종류의 래치가 있으며 각각의 기능과 동작 조건이 다르다. RS 래치의 진리표와 상태도를 분석하여 래치의 특성을 이해할 수 있다. 2. 플립플롭 플립플롭은 래치와 함께 순차식 논리회로의 기본 소자이다. 플립플롭의 종류와 동작 원리를 이해하고, 실습을 통해 플립플롭의 특성을 확인할 수 있다. 1. 래치 래치는 디지털 회로에서 중요한 역할을 합니다. 래치는 입력 신호를 저장하고 유지하는 기능을 수행하여 디지털 시스템의 안정성과 신뢰성을 높입니다. 래치는 메모리 소자, 카운터, 레지...2025.01.21
-
교류및전자회로실험 실험3 순차 논리 회로 기초 예비보고서2025.01.171. 플립플롭 플립플롭은 전원이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다. 출력이 두가지 상태 중 하나로 안정되기 때문에 쌍안정 멀티바이브레이터라고도 한다. 이와 같은 특성을 이용하여 플립플롭은 메모리로도 많이 활용된다. 플립플롭은 대표적인 순서 논리회로이다. 순서 논리회로는 출력을 입력쪽에 연결한 궤환(feedback) 회로를 가지고 있으며, 이를 통해 출력이 논리 동작에 영향을 미친다. 플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등이 있다. 2. D 플립플롭 D 플립플롭은 1개의 입력과...2025.01.17
-
중앙대학교 아날로그및디지털회로설계실습 8차 예비보고서2025.01.041. RS 래치 RS 래치는 두 개의 NOR 게이트 또는 NAND 게이트를 이용하여 만들 수 있습니다. NOR 게이트 RS 래치와 NAND 게이트 RS 래치는 같은 입력에 대해 출력이 반대입니다. NOR 게이트 RS 래치는 S와 R이 모두 0일 때 이전 값이 유지되고, NAND 게이트 RS 래치는 S와 R이 모두 1일 때 이전 값이 유지됩니다. 또한 NOR 게이트 RS 래치는 S와 R이 모두 1인 경우, NAND 게이트 RS 래치는 S와 R이 모두 0인 경우에 부정 입력이 나타납니다. 진동 또는 준안정 상태를 방지하기 위해 부정 입...2025.01.04
-
아날로그 및 디지털 회로 설계 실습 (결과) - 래치와 플립플롭2025.01.291. RS 래치 PSPICE를 사용하여 RS 래치 회로를 구현하고 동작을 확인했습니다. Clk=1일 때 S, R 입력에 따라 Q, Q'의 출력이 변화하는 것을 관찰했고, Clk=0일 때는 이전 Clk=1 상태가 유지되는 것을 확인했습니다. 실험 결과는 이론적인 동작과 일치했습니다. 2. RS 플립플롭 RS 래치 회로에 TTL 7400, 7404 소자를 추가하여 RS 플립플롭을 구현하려 했습니다. 하지만 전체 회로를 연결했을 때는 정상 동작하지 않았습니다. 다만 RS 래치 부분과 그 이전 회로 부분은 각각 정상 동작했기 때문에 회로 ...2025.01.29
-
디지털공학개론 ) 1. JK 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오. 2. T 플립플롭을 이용하여 3비트 2진 카운터를 설계하는 과정을 나타내시오.2025.04.281. 플립플롭 플립플롭은 클럭 입력을 가지는 2진 기억소자로서 쌍안정 회로라고 불리기도 한다. 즉 이는 클럭 입력이 존재하는 동기식 순서논리회로의 기본적인 소자이다. 이 플립플롭은 '클럭' 입력과 '래치' 소자로서 이루어져 있다. 플립플롭은 비트 기억을 위해 순서논리회로에서 사용되는 요소로서 역할하고 있다. SR 플립플롭, JK플립플롭, T 플립플롭, D 플립플롭 등이 존재하고, 이중 JK플립플롭이 가장 많이 사용된다. 2. JK 플립플롭 JK플립플롭은 SR 플립플롭을 보완한 것으로 SR 플립플롭은 입력이 모두 1인 상태에서 부정을...2025.04.28
-
플립플롭회로의 종류와 진리표2025.01.191. SR 플립플롭 SR 플립플롭은 가장 기본적인 플립플롭이다. set-reset 플립플롭은 두 입력, 즉 set 및 reset 입력을 가지고 있으며, 이 입력을 통해 상태를 변경할 수 있다. 두 개의 입력 S와 R이 있고, 두 개의 출력 Q와 Q'이 있는데, 이는 보수 관계다. S와 R에 입력하는 값에 따라 SR 플립플롭의 저장값이 달라진다. 2. JK 플립플롭 JK 플립플롭은 세 개의 입력(J, K, 및 클럭)을 가지고 있으며, 복잡한 상태 변화를 허용한다. SR 플립플롭은 모두 입력이 1인 경우 부정(X)이므로 사용 불가능, ...2025.01.19
-
기초전자회로실험 (전체리포트)2025.01.181. 전자회로 기본 실험 이번 실험에서는 전자회로의 기본적인 계측기 사용법과 직병렬 회로, 다이오드 회로 설계 및 기판 납땜 실습을 진행했습니다. 저항, 멀티미터, 파워서플라이, 브레드보드 등의 기본 소자와 회로 구성 방법을 익혔고, 전압 분배 법칙, 전류 분배 법칙, KVL, KCL 등 전자회로의 기본 이론을 학습했습니다. 또한 다이오드의 특성과 정류 회로에 대해서도 실험을 진행했습니다. 2. 트랜지스터 특성 실험 2주차에는 트랜지스터의 종류와 리드선 확인, 트랜지스터 회로 구성 및 전압/전류 측정 실험을 진행했습니다. 트랜지스터...2025.01.18
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 8. 래치와 플립플롭2025.04.291. RS 래치의 특성 분석 RS 래치의 진리표를 나타내고, 이론적인 상태도를 그렸습니다. 각 입력 조건에 따른 출력 상태를 설명하였습니다. (S,R) = (0,1)일 때 리셋, (S,R) = (1,0)일 때 셋, (S,R) = (0,0)일 때 현재 상태 유지, (S,R) = (1,1)일 때 금지된 입력 상태 등을 확인하였습니다. 1. RS 래치의 특성 분석 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. RS 래치는 Set(S)와 Reset(R) 입력을 가지고 있으며, 이 두 입력에 따라 출력 Q와 Q'가 ...2025.04.29
-
디지털시스템설계실습_HW_WEEK52025.05.091. 4bit comparator 4비트 comparator 모듈을 구현하고, 이를 연결하여 8비트 cascadable comparator 모듈을 구현하였다. 각 비트를 비교하여 크다, 같다, 작다로 분류하여 출력하는 과정을 이해할 수 있었다. 2. Matrix multiplication 행렬 곱셈 모듈을 구현하면서 컴퓨터가 곱셈 연산을 수행하는 방식을 이해할 수 있었다. 2차원 배열 형태로 구현하는 것이 어려웠다. 3. Positive-edge triggered D flip-flop 양 에지 트리거 D 플립플롭을 구현하면서 동작 ...2025.05.09
-
조합논리회로와 순서논리회로의 종류 및 특징(회로) 조사2025.05.101. 조합논리회로 조합논리회로는 논리곱(AND), 논리합(OR), 논리 부정(NOT)의 세 가지 기본 논리회로의 조합으로 만들어지며, 입력 신호, 논리 게이트 및 출력 신호로 구성된다. 조합 논리회로는 순서 논리회로와 달리 들어온 입력에 그대로 출력되어 전 회로 등의 영향을 받지 않으며, 기억 소자도 사용하지 않는다. 조합 논리회로의 기본이 되는 가산기, 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 감산기 등을 알아보았다. 2. 순서논리회로 순서논리회로는 현재의 입력값과 이전 출력 상태에 따라 출력값이 결정되는 논리회로이다...2025.05.10