총 21개
-
아주대학교 A+전자회로실험 실험6 결과보고서2025.05.091. 삼각파 발생회로 이 실험의 목적은 연산증폭기를 이용한 비교기와 적분기의 동작을 기초로 한 구형파 및 삼각파 발생회로의 동작을 이해하는 것이다. 실험 결과 파형은 예상대로 V_S는 사각파, V_T는 삼각파로 나왔다. 사각파 발생회로와 적분기를 연결하여 삼각파 발생회로를 구현하였다. 이론값과 실험값의 오차는 주로 transition delay에 의해 발생했으며, 저항값이 작을수록 오차가 커졌다. 시뮬레이션 결과와는 거의 일치하였고, 큰 저항에서는 3% 미만의 오차를 보였다. 오차의 주원인인 transition delay를 분석하기...2025.05.09
-
회로이론및실험1 16장 미분기와 적분기 회로 A+ 결과보고서2025.01.131. 적분기 실험 결과를 통해 커패시터가 충전과 방전을 반복한다는 것을 알 수 있다. 구형파를 입력 전압으로 주었으므로 구형파가 high일 때 충전이 되고, low일 때 방전이 된다는 사실을 알 수 있다. 시정수는 RC로 결정되므로, 커패시터의 값이 커질수록 시정수 또한 커진다는 사실 또한 확인할 수 있었다. PSPICE를 통해 전류를 측정했고 이를 통해 실험을 통해 나온 출력전압의 값이 전류의 적분형태라는 것을 확인할 수 있었다. 2. 미분기 실험 결과를 통해 구형파가 상승할 경우 인덕터에 순간적으로 많은 전하가 이동하게 되어 인...2025.01.13
-
전자회로실험 과탑 A+ 예비 보고서 (실험 24 연산 증폭기 응용 회로 2)2025.01.291. 적분기 회로 적분기 회로는 입력 저항 R과 피드백 커패시터 C로 이루어진 간단한 구성입니다. 입력 신호는 R을 통해 연산 증폭기의 반전 입력(-) 단자로 들어가고, 출력은 C를 통해 피드백됩니다. 입력 신호에 의해 전류가 흐르고, 이 전류는 커패시터에 전하를 축적합니다. 커패시터 전하가 시간에 따라 누적되면서 출력 전압이 변화하며, 출력 전압은 입력 전압의 적분값에 비례합니다. 적분기 회로는 입력 신호가 일정하면 출력이 선형적으로 증가하거나 감소하며, 저주파 신호에 민감하고 고주파 신호는 감쇠됩니다. 적분기 회로는 속도에서 위...2025.01.29
-
전자회로실험 과탑 A+ 결과 보고서 (실험 24 연산 증폭기 응용 회로 2)2025.01.291. 적분기 회로 적분기 회로는 입력 저항 R과 피드백 커패시터 C로 이루어진 간단한 구성으로, 입력 신호에 의해 전류가 흐르고 이 전류가 커패시터에 전하를 축적하면서 출력 전압이 변화하는 원리로 동작합니다. 입력 신호가 일정하면 출력은 선형적으로 증가하거나 감소하며, 저주파 신호에 민감하고 고주파 신호는 감쇠됩니다. 적분기 회로는 속도에서 위치를 계산하는 신호 처리, 삼각파/사인파 생성기, 저주파 필터 및 데이터 누적 계산 등에 응용됩니다. 2. 미분기 회로 미분기 회로는 입력 단자에 커패시터 C와 피드백 경로에 저항 R을 사용하...2025.01.29
-
서강대학교 22년도 전자회로실험 2주차 결과레포트 (A+자료)2025.01.121. OP AMP 기본 원리 이번 실험은 OP AMP의 원리를 이용한 증폭기, 미분기, 적분기 등을 설계하고 동작을 확인하는 실험이었습니다. 실험 결과 이론적인 계산값과 5% 이내의 오차를 보이며 회로가 의도한 대로 동작하는 것을 확인할 수 있었습니다. 이를 통해 OP AMP를 이용해 원하는 전압이득을 가진 증폭기, 미분기, 적분기 등을 설계할 수 있다는 것을 알 수 있었습니다. 오차 요인으로는 passive 소자의 허용오차, OP AMP의 offset voltage 및 비이상적인 특성, 측정 장비의 오차, 전자파 및 물리적 접촉에...2025.01.12
-
[전자공학실험2] 연산 증폭기2025.04.271. 연산 증폭기의 사용법 및 특성 측정 이 실험에서는 연산 증폭기의 사용법을 익히고, 연산 증폭기의 특성 측정과 응용 회로 실험을 통해 연산 증폭기의 성능 및 동작 원리를 이해하였습니다. 실험을 통해 연산 증폭기의 DC 오프셋 전압과 오프셋 전류, 반전 증폭기와 비반전 증폭기의 특성, 슬루율 측정, 최대 증폭도 측정, 적분기 회로 등을 확인하였습니다. 2. 연산 증폭기의 DC 오프셋 특성 실험 1에서는 연산 증폭기의 DC 오프셋 전압과 오프셋 전류를 측정하였습니다. 연산 증폭기 내부의 소자 불일치로 인해 발생하는 DC 오프셋 특성...2025.04.27
-
아주대학교 A+전자회로실험 실험3 예비보고서2025.05.091. 미분기 미분기는 입력 신호 파형의 시간 미분에 비례하여 출력을 발생하는 기능을 갖는다. 주파수 영역에서 분석하면 입출력 관계식은 V_o/V_i = -R_F/(R_s + 1/jωC)이며, ω→∞이면 V_o/V_i = -R_F/R_s가 된다. 따라서 입력 신호의 주파수가 cutoff frequency f_c = 1/(2πR_sC)보다 낮은 주파수에서만 미분기로 작용한다. 이보다 높은 주파수에서는 반전 증폭기가 된다. 미분기는 펄스 응답에서 직렬 RC 회로로, 주파수 응답에서 고역 통과 필터로 사용된다. 2. 적분기 적분기는 입력 ...2025.05.09
-
연산증폭기 기본 회로 결과보고서2025.04.261. 반전증폭기 실험 1에서는 반전증폭기 회로를 구성하고 입출력 파형을 관찰하였다. 입력 전압과 출력 전압의 위상이 180도 차이나며 이득이 10배인 것을 확인하였다. 또한 3dB 주파수를 측정하는 과정에서 예비보고서와 실제 실험 결과 간 차이가 큰 것을 발견하였는데, 이는 3dB 주파수 측정 방식을 제대로 이해하지 못해 발생한 것으로 판단된다. 2. 비반전증폭기 실험 2에서는 비반전증폭기 회로를 구성하고 입출력 파형을 관찰하였다. 입력 전압과 출력 전압의 위상이 같으며 이득이 10배인 것을 확인하였다. 반전증폭기와 마찬가지로 3d...2025.04.26
-
A+맞은_전기전자기초실험2_일반실험7_결과보고서_op-amp,PSRR,slew-rate,적분기,미분기,relaxation oscillator2025.05.101. op amp의 입력전압 레벨 op amp가 정상적으로 동작하기 위해서는 내부 트랜지스터들이 모두 forward active region에 있어야 한다. 하지만 Vin-, Vin+의 전압이 너무 높으면 내부 트랜지스터들이 켜지지 않거나, saturation region으로 들어가 op amp의 정상 작동이 어려워진다. 실험 7-1은 입력 전압레벨이 전원전압(Vcc+=10V, Vcc-=0V)보다 높아지거나 낮아졌을 경우 op amp가 제대로 작동하지 않는 지점을 찾는 실험이다. 2. PSRR(Power Supply Rejectio...2025.05.10
-
A+ 연세대학교 기초아날로그실험 5주차 결과레포트2025.05.101. Inverting amplifier 실험 결과 그림1과 같이 Inverting amplifier 회로를 빵판에 구성하였다. 저항 을 사용하였으며 저항 는 47과 150k 두가지를 사용하였다. 또한 myDAQ를 이용하여 Op-amp의 전원단자 , 에 각각 15V와 -15V를 걸어주었다. 입력 전원은 진폭 0.1V (=0.2)와 주파수 1kHz의 교류 전원으로 설정하였다. 실험 결과 매우 작은 오차율이 나왔으며 입력 파형과 출력 파형이 서로 반대인 것을 확인할 수 있었다. Bode plot 분석 결과 특정 주파수보다 커지면 gai...2025.05.10
2 / 3
