총 63개
-
전자회로실험 과탑 A+ 결과 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 연산 증폭기(op-amp)는 두 입력 단자 간의 전압 차이를 증폭하여 출력으로 전달하는 고이득 전압 증폭기이다. 이 연산 증폭기는 다양한 회로 구성에 따라 반전 증폭기, 비반전 증폭기, 차동 증폭기 등으로 활용될 수 있으며, 각 회로는 저항 및 피드백 요소를 추가하여 원하는 특성에 맞게 출력 전압을 조정할 수 있다. 2. 공통 모드 전압 범위 연산 증폭기의 입력 공통 모드 전압 범위를 측정하여 표 22-1에 기록하였다. 입력의 공통 모드 전압을 변화시키면서, 연산 증폭기의 DC 전류가 일정하게 흐르고 출력의 ...2025.01.29
-
연산증폭기의 특성 예비보고서2025.01.061. 슬루율 슬루율은 계단 파형 전압이 인가되었을 때 출력전압의 시간에 따른 최대변화율을 나타내는 지표입니다. 슬루율이 높을수록 증폭기의 주파수 응답이 좋습니다. 실험에서는 PSPICE 시뮬레이션과 실험을 통해 uA741 연산증폭기의 슬루율을 측정하고, 데이터시트 값과 비교하였습니다. 2. 공통모드 제거비 공통모드 제거비(CMRR)는 연산증폭기 회로 설계에서 중요한 지표입니다. 입력단자에 같은 신호가 인가되는 공통모드 상황에서 증폭기의 출력전압이 0이 되어야 하지만, 실제로는 완벽하지 않기 때문에 공통모드 이득이 발생합니다. CMR...2025.01.06
-
[A+, 에리카] 회로이론응용및실험레포트 10. OP Amp의 기초 회로2025.05.151. OP Amp OP Amp는 연산증폭기로서 여러 개의 트랜지스터로 구성된 차동 선형 증폭기이다. 실제 OP Amp의 이득은 상당히 크지만 그 값은 유한하며 인가한 전압보다 더 큰 출력 전압은 나올 수 없다. 또한 실제 OP Amp에서의 전압 이득은 단순한 상수가 아니고 주파수와 상관 관계를 가진다. 2. Inverting Amplifier op amp의 + 단자는 접지되어 있다. Op amp에서 + 단자와 – 단자 는 같은 전압을 유지하기 때문에 + 단자와 – 단자는 그라운드 전압 0V를 유지하고 있다. op amp로 흘러 들어...2025.05.15
-
연산증폭기 기본 회로 예비보고서2025.01.021. 정류 회로 정류 회로는 다이오드를 이용하여 전압의 극성이 교대로 변하는 교류를 한 방향으로만 흐르도록 하여 직류로 변환시킨다. 정류 회로에는 반파 정류 회로와 전파 정류 회로가 있다. 반파 정류 회로는 회로가 간단하지만 리플이 크고, 전파 정류 회로는 리플이 작지만 센터 탭이 있는 변압기가 필요하다. 브리지 정류 회로는 센터 탭이 없는 변압기를 사용할 수 있지만 다이오드가 4개 필요하고 회로가 복잡해진다. 2. 평활 회로 정류된 반파나 전파 정류 파형은 직류로 사용할 수 없다. 전압을 유지하려는 성질을 가진 커패시터를 부하 저...2025.01.02
-
아주대학교 A+전자회로실험 실험2 예비보고서2025.05.091. 전압-전류 변환기 전압-전류 변환기는 입력 전압에 비례하는 출력 전류를 생성하는 회로입니다. 이 회로는 입력 임피던스가 무한대이고 출력 임피던스도 무한대이므로 입력 전압에 영향을 받지 않고 출력 전류를 생성할 수 있습니다. 2. 전류-전압 변환기 전류-전압 변환기는 입력 전류에 비례하는 출력 전압을 생성하는 회로입니다. 이 회로는 입력 임피던스가 0이고 출력 임피던스도 0이므로 입력 전류에 영향을 받아 출력 전압을 생성할 수 있습니다. 이를 통해 전자 전류계를 만들 수 있습니다. 3. 전류 증폭기 전류 증폭기는 입력 전류에 비...2025.05.09
-
아주대학교 A+전자회로실험 실험4 예비보고서2025.05.091. 정궤환 회로 실험 목적은 연산 증폭기를 사용하여 정궤환 회로를 구성하고, 슈미트 트리거(Schmitt trigger) 회로, 사각파 발생 회로의 구성과 역할에 대해 알아보는 것입니다. 회로를 구성하여 각 경우에 대한 V_TL, V_TH, +V_sat, -V_sat을 측정하여 이들이 의미하는 바를 알아보고, 이론에서 배운 내용을 실험을 통해 증명하는 것이 목표입니다. 2. 슈미트 트리거 회로 슈미트 트리거 회로는 일반적인 소자(V_ILmax, V_IHmin)와 다르게 V_TL, V_TH라는 threshold가 있습니다. 출력이 ...2025.05.09
-
연산증폭기 기본 회로 결과보고서2025.04.261. 반전증폭기 실험 1에서는 반전증폭기 회로를 구성하고 입출력 파형을 관찰하였다. 입력 전압과 출력 전압의 위상이 180도 차이나며 이득이 10배인 것을 확인하였다. 또한 3dB 주파수를 측정하는 과정에서 예비보고서와 실제 실험 결과 간 차이가 큰 것을 발견하였는데, 이는 3dB 주파수 측정 방식을 제대로 이해하지 못해 발생한 것으로 판단된다. 2. 비반전증폭기 실험 2에서는 비반전증폭기 회로를 구성하고 입출력 파형을 관찰하였다. 입력 전압과 출력 전압의 위상이 같으며 이득이 10배인 것을 확인하였다. 반전증폭기와 마찬가지로 3d...2025.04.26
-
아주대학교 A+전자회로실험 실험6 예비보고서2025.05.091. 삼각파 발생회로 실험 목적은 연산 증폭기를 사용한 슈미트 트리거 회로와 적분기를 연결하여 삼각파 및 구형파 발생 회로의 동작 원리를 배우고, 실제 실험을 통해 회로를 구현하여 발진 주파수 f_o를 측정하고 계산식으로 구한 값과 비교하여 이론식을 증명하는 것입니다. 삼각파 발생 회로는 슈미트 트리거 회로와 적분회로로 구성되며, 전원을 인가하면 A1의 출력 전압은 +- V_0,sat 크기의 구형파가 되고, A2는 적분 회로이자 부궤환 회로이므로 삼각파 특성을 갖게 됩니다. 이론적으로 주기는 T_0 = 4RC(R_2/R_1)이고 주...2025.05.09
-
전자공학실험 24장 연산 증폭기 응용 회로 2 A+ 결과보고서2025.01.151. 적분기 회로 이 실험에서는 연산 증폭기를 이용한 적분기 회로를 구성하고, 입력 주파수에 따른 출력 전압을 측정하여 보드 선도를 그렸습니다. 실험 결과, 입력 주파수가 증가함에 따라 출력 전압이 감소하는 것을 확인할 수 있었습니다. 이는 커패시터가 충전되는 양이 증가하여 출력 전압이 낮아지기 때문입니다. 또한 단위 이득 주파수는 약 1kHz 부근으로 나타났습니다. 2. 미분기 회로 이 실험에서는 연산 증폭기를 이용한 미분기 회로를 구성하고, 입력 주파수에 따른 출력 전압을 측정하여 보드 선도를 그렸습니다. 실험 결과, 입력 주파...2025.01.15
-
비교기 예비보고서2025.04.271. 연산 증폭기의 기본 동작 원리 연산 증폭기는 고 이득 전압증폭기로, 두 개의 입력단자와 한 개의 출력단자를 가지고 있다. 연산 증폭기는 두 입력단자 전압 간의 차이를 증폭하는 차동증폭기로 구성되어 있다. 연산 증폭기를 사용하면 사칙연산이 가능한 회로를 구성할 수 있으므로 '연산 증폭기'라고 부른다. 또한 연산 증폭기를 사용하여 미분기 및 적분기를 구현할 수 있다. 연산 증폭기는 일반적으로 +Vcc 및 -Vcc의 두 개의 전원이 필요하지만, 단일 전원만을 요구하는 연산 증폭기도 상용화되어 있다. 2. 이상적인 연산 증폭기의 특성...2025.04.27
1 / 7
