총 89개
-
전자회로실험 과탑 A+ 예비 보고서 (실험 23 연산 증폭기 응용 회로 1)2025.01.291. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 비반전 단자에 입력 신호를 연결하여 신호를 증폭하는 회로입니다. 이 회로에서 입력 신호가 비반전(+) 단자로 들어가기 때문에, 출력 신호는 입력 신호와 동일한 위상을 가지며, 반전되지 않습니다. 이득은 피드백 저항과 입력 저항의 비율로 결정되며, 높은 입력 임피던스와 낮은 출력 임피던스를 가지는 특성이 있어 신호 처리에 유리합니다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 반전(-) 단자에 입력 신호를 연결하여 신호를 증폭하는 회로입니다. 이 회로에서 출력 신호는 입력 신호와 ...2025.01.29
-
선형 연산 증폭기 회로 실험2025.11.171. 연산증폭기 연산증폭기는 반전 입력단자와 비반전 입력단자를 가진 이득이 매우 큰 증폭기이다. 외부에 저항을 추가하여 연산증폭기의 자체 이득보다는 훨씬 작지만 외부저항만에 의해 결정되는 정확한 이득의 증폭기를 만들 수 있다. 각 입력 신호마다 원하는 크기의 전압이득을 갖도록 하면서 이들을 합하는 회로를 만들 수 있으며, 본 실험에서는 uA741 증폭기를 사용한다. 2. 반전 증폭기 연산증폭기의 기본적인 회로구조로서, 증폭기 본체의 입출력 임피던스를 각각 Ri, Ro로 하면 회로의 입출력 임피던스는 각각 R1 및 Ro/(1+AB)로...2025.11.17
-
슈미트 트리거 회로 특성 분석 및 정궤환 회로 실험2025.11.131. 슈미트 트리거 회로 연산증폭기를 사용한 정궤환 회로로 구성된 슈미트 트리거는 히스테리시스 특성을 가지는 비선형 회로이다. 입력 전압이 상한 임계값(V_TH)을 넘으면 출력이 +V_sat으로 스위칭하고, 하한 임계값(V_TL)을 넘으면 -V_sat으로 스위칭한다. 이러한 히스테리시스 특성으로 인해 노이즈가 포함된 입력 신호에서도 출력의 안정성을 보장할 수 있다. 저항값을 조절하여 히스테리시스 간격을 제어할 수 있으며, V_TH와 V_TL은 저항값에 비례한다. 2. 연산증폭기의 출력 스윙 범위 실제 OP-AMP 소자의 출력 스윙 ...2025.11.13
-
전자공학기초실험2 결과보고서142025.01.121. 연산 증폭기 적분기 실험 이번 실험에서는 적분기 회로를 구성하고 주파수를 올렸을 때와 내렸을 때 적분기 회로로 동작하는지 반전 증폭기 회로로 동작하는지 알아보는 실험이었다. 실험 결과 절점 주파수 이상에서는 적분기로 동작하였고 절점 주파수 이하에서는 반전 증폭기로 동작하였다. 이러한 결과가 나온 이유는 주로 저주파에서 동작하는 적분기의 특성에 따라 주파수가 낮을수록 적분기에서 입력 신호가 누적되어 큰 출력을 생성하며 반전 증폭기는 일종의 고주파 통과 필터로 작용해 고주파를 차단하는 원리 때문이라고 생각한다. 실험 결과를 분석해...2025.01.12
-
전자공학실험 20장 연산 증폭기 심화 실험 A+ 예비보고서2025.01.131. 연산 증폭기 연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반적인 연산 증폭기는 차동 입력을 받아서 단일 출력을 내보낸다. 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기 성능 파라미터 이번 실험에서 사용하고자 하는 연산 증폭기(LM741)의 데이터시트를 보고, 전압 이득, 공통 모드 입력 전압 ...2025.01.13
-
아주대학교 A+전자회로실험 실험3 예비보고서2025.05.091. 미분기 미분기는 입력 신호 파형의 시간 미분에 비례하여 출력을 발생하는 기능을 갖는다. 주파수 영역에서 분석하면 입출력 관계식은 V_o/V_i = -R_F/(R_s + 1/jωC)이며, ω→∞이면 V_o/V_i = -R_F/R_s가 된다. 따라서 입력 신호의 주파수가 cutoff frequency f_c = 1/(2πR_sC)보다 낮은 주파수에서만 미분기로 작용한다. 이보다 높은 주파수에서는 반전 증폭기가 된다. 미분기는 펄스 응답에서 직렬 RC 회로로, 주파수 응답에서 고역 통과 필터로 사용된다. 2. 적분기 적분기는 입력 ...2025.05.09
-
경북대학교 기초전기전자실험 Active Filter 실험보고서2025.05.091. 필터(Filter) 필터는 신호 처리에서 특정한 신호에서 원하지 않는 신호를 차단하거나 원하는 신호만 통과시키는 기능을 하는 장치나 그러한 과정을 의미한다. 필터는 수동필터와 능동필터로 구분되며, 선형성 여부에 따라 LPF, HPF, BPF, BSP 등으로 구분된다. 2. 수동필터(Passive filter) 수동필터는 저항, 인덕터, 커패시터로만 구성된 필터를 말하며, 수동소자의 사용에 따라 RC필터와 LC필터로 나눌 수 있다. 수동필터는 출력의 진폭을 감소시키며, 주로 고주파용으로 사용된다. 3. 능동필터(Active fi...2025.05.09
-
전자회로실험 과탑 A+ 예비 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 이번 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율 등 기본적인 성능 파라미터들을 익히고 실험을 통해서 측정하여, 이를 바탕으로 연산 증폭기를 이용한 응용 회로를 설계할 수 있는 능력을 배양하고자 한다. 2. 연산 증폭기의 이상적인 특성 op-amp의 이상적인 조건에서는 입력 임피던스가 무한대이므로 입력 단자로 전류가 흐르지 않고, 출력 저항이 0이어서 출력 전압이 외부 부하에 영향을 받지 않는다. 또한 op-amp의 이득이 매우 크므로 입력 전압 차이가 아주 작아...2025.01.29
-
전자회로실험 과탑 A+ 예비 보고서 (실험 24 연산 증폭기 응용 회로 2)2025.01.291. 적분기 회로 적분기 회로는 입력 저항 R과 피드백 커패시터 C로 이루어진 간단한 구성입니다. 입력 신호는 R을 통해 연산 증폭기의 반전 입력(-) 단자로 들어가고, 출력은 C를 통해 피드백됩니다. 입력 신호에 의해 전류가 흐르고, 이 전류는 커패시터에 전하를 축적합니다. 커패시터 전하가 시간에 따라 누적되면서 출력 전압이 변화하며, 출력 전압은 입력 전압의 적분값에 비례합니다. 적분기 회로는 입력 신호가 일정하면 출력이 선형적으로 증가하거나 감소하며, 저주파 신호에 민감하고 고주파 신호는 감쇠됩니다. 적분기 회로는 속도에서 위...2025.01.29
-
전자회로실험 과탑 A+ 결과 보고서 (실험 22 연산 증폭기 특성)2025.01.291. 연산 증폭기 특성 연산 증폭기(op-amp)는 두 입력 단자 간의 전압 차이를 증폭하여 출력으로 전달하는 고이득 전압 증폭기이다. 이 연산 증폭기는 다양한 회로 구성에 따라 반전 증폭기, 비반전 증폭기, 차동 증폭기 등으로 활용될 수 있으며, 각 회로는 저항 및 피드백 요소를 추가하여 원하는 특성에 맞게 출력 전압을 조정할 수 있다. 2. 공통 모드 전압 범위 연산 증폭기의 입력 공통 모드 전압 범위를 측정하여 표 22-1에 기록하였다. 입력의 공통 모드 전압을 변화시키면서, 연산 증폭기의 DC 전류가 일정하게 흐르고 출력의 ...2025.01.29
5 / 9
