총 56개
-
아날로그 및 디지털 기초 회로 응용 실험2024.12.311. 키르히호프의 전압법칙 및 전류법칙 키르히호프의 전압법칙(KVL)은 기준전류방향을 따라 한 루프내에서의 전압의 합이 0이 된다는 것을 의미합니다. 키르히호프의 전류법칙(KCL)은 한 분기점에서 들어오는 전류와 나가는 전류가 같다는 것을 의미합니다. 이러한 법칙을 이용하여 회로의 전압과 전류를 계산할 수 있습니다. 2. 반가산기 및 전가산기 반가산기는 올림수 없이 단지 두 수를 더하는 가산기입니다. 전가산기는 올림수와 두 수를 함께 더하는 가산기입니다. 이들의 입력과 출력 관계는 진리표를 통해 확인할 수 있으며, 논리연산자를 이용...2024.12.31
-
아날로그 및 디지털 회로 설계실습 결과보고서22025.01.171. PWM 제어회로 PWM 제어회로를 구성하고 톱니파형과 출력 파형을 확인하였다. PWM 제어회로는 출력 전압과 기준 전압을 비교하여 생긴 오차를 오차 증폭기로 증폭하고, 이 증폭된 전압은 비교기에서 톱니파와 비교되어 오차에 상응한 구형파 펄스를 생성한다. 오실로스코프를 통해 톱니파형과 이에 대한 구형파를 관찰할 수 있었다. 2. Buck Converter Buck Converter 회로를 구성하고 입력 전압을 변경하며 출력 전압을 확인하였다. 하지만 이상적인 출력 전압이 나오지 않았는데, 그 이유로는 가변저항 값의 부정확성, 소...2025.01.17
-
아날로그 및 디지털 회로 설계실습 예비보고서 1주차2025.01.171. 초전형(Pyroelectric) 적외선 센서 이 실습에서는 초전형 적외선 센서, LED, Op-Amp의 원리를 이해하고, 센서가 인체의 움직임을 감지하였을 때 발생하는 전압의 변화를 검출할 수 있는 초전형 센서 회로를 설계하는 것이 목적입니다. 실습에 필요한 준비물로는 초전형 적외선 센서 RE200B, Op-Amp UA741CN, LED, 커패시터, 저항, 가변저항, 오실로스코프, 브레드보드, 파워서플라이, 함수발생기 등이 사용됩니다. 실습 계획서에는 초전형 적외선 센서와 증폭기 사이에 High-Pass Filter를 설계하고...2025.01.17
-
아날로그회로실험및설계 Op-Amp 단위이득 팔로우와 비교기 실험 보고서2025.01.241. 연산 증폭기 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아 회로적으로 구현할 수 있게 합니다. 따라서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어 연산증폭기라고 정의됩니다. 2. 반전 증폭기 반전 증폭기는 출력 전압이 입력 전압에 비례하지만 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 OP amp를 가정하면, 입력 전압에 따른 출력 전압...2025.01.24
-
아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 실험 보고서2025.01.241. 연산 증폭기(Op-amp) 연산 증폭기는 두 개의 입력 단자에서 전류가 나오면서 이를 증폭하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아 회로적으로 구현할 수 있게 합니다. 따라서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어 연산 증폭기라고 정의됩니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례하지만 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-amp를 가정하면, 비반전 입력...2025.01.24
-
[부산대 이학전자실험] 9. AD633 IC를 이용한 mulitiplier 회로2025.01.021. AD633 IC를 이용한 multiplier 회로 AD633은 기능적으로 완벽한 4 사분면 – 아날로그 배수기이다. High 임피던스, 차동 X 및 Y 입력, High 임피던스 합산 입력(Z)을 포함한다. Low 임피던스 출력 전압은 내장된 Zener에 의해 제공되는 10 full scale 이다. AD633은 full scale 의 2%로 보장 된 전체 정확도로 보정된다. Z 입력은 출력 버퍼 증폭기에 대한 액세스를 제공해 사용자가 두 개 이상의 곱셈기의 츨력을 합산하고, 승수 이득, 출력전압을 전류로 변환, 다양한 응용 프...2025.01.02
-
A+ 연세대학교 기초아날로그실험 8주차 결과레포트2025.05.101. Triangular/Square Wave Generator 실험 1에서는 삼각파/사각파 발생기 회로를 구현하였다. 예비 실험에서 계산한 소자 값을 바탕으로 실제 실험을 진행하였으며, 출력 전압의 주기와 진폭을 측정하였다. 실험 결과와 예비 실험 결과, 이론값을 비교하여 약 4.99%~6.96%의 오차가 있음을 확인하였다. 이는 실제 실험에서 사용한 소자 값이 예비 실험과 정확히 일치하지 않았기 때문으로 분석되었다. 2. Astable Mode 555 Timer 실험 2에서는 555 타이머의 astable 모드를 이용한 LED ...2025.05.10
-
아날로그 및 디지털 회로 설계 실습 결과보고서8 래치와 플립플롭2025.05.151. RS 래치 구현 및 동작 PSPICE를 활용하여 RS 래치 회로를 구현하고 동작을 확인하였다. 입력 파형을 사각파로 주었고, S는 0과 1이 10us 주기로 반복되는 파형, R은 1과 0이 10us 주기로 입력되는 파형이었다. clk 신호는 40us까지 1을 유지하다가 이후 0이 되는 신호를 입력하였다. 출력 파형은 S의 파형을 따라가다가 40us 이후 40us 시점의 값인 1로 유지하는 것을 PSPICE를 통해 확인하였고, 실제 실험에서도 동일한 결과를 얻었다. 2. Bread Board를 활용한 SR 래치 구현 및 동작 T...2025.05.15
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 8. 래치와 플립플롭2025.04.291. RS 래치의 특성 분석 RS 래치의 진리표를 나타내고, 이론적인 상태도를 그렸습니다. 각 입력 조건에 따른 출력 상태를 설명하였습니다. (S,R) = (0,1)일 때 리셋, (S,R) = (1,0)일 때 셋, (S,R) = (0,0)일 때 현재 상태 유지, (S,R) = (1,1)일 때 금지된 입력 상태 등을 확인하였습니다. 1. RS 래치의 특성 분석 RS 래치는 디지털 회로에서 널리 사용되는 기본적인 메모리 소자입니다. RS 래치는 Set(S)와 Reset(R) 입력을 가지고 있으며, 이 두 입력에 따라 출력 Q와 Q'가 ...2025.04.29
-
아날로그및디지털회로설계실습 (예비)설계실습 6. 위상제어루프(PLL) A+2025.01.291. 위상제어루프(PLL) 위상 제어 루프(PLL)는 전압제어 발진기의 출력 위상을 입력신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템입니다. 출력 신호의 위상을 입력 신호의 위상에 고정하게 되면 출력 주파수는 입력 신호의 주파수에 고정되게 됩니다. 위상제어루프는 전자공학과 통신 분야에 폭넓게 사용되고 있습니다. 2. 위상검출기 XOR을 이용한 위상 검출기는 위상차가 0~π 변할 때 Vout이 0~5V까지 증가하는 것을, π~2π로 변할 때는 5V~0V로 감소하는 것을 확인할 수 있었습...2025.01.29
4 / 6
