총 56개
-
아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서2025.01.241. 연산 증폭기(Op-Amp) 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례한 값에 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-Amp를 가정하면, Vp가 0V이고 Virtual short인 Vn의 전압...2025.01.24
-
아날로그 및 디지털 회로 설계 실습 결과보고서8 래치와 플립플롭2025.05.151. RS 래치 구현 및 동작 PSPICE를 활용하여 RS 래치 회로를 구현하고 동작을 확인하였다. 입력 파형을 사각파로 주었고, S는 0과 1이 10us 주기로 반복되는 파형, R은 1과 0이 10us 주기로 입력되는 파형이었다. clk 신호는 40us까지 1을 유지하다가 이후 0이 되는 신호를 입력하였다. 출력 파형은 S의 파형을 따라가다가 40us 이후 40us 시점의 값인 1로 유지하는 것을 PSPICE를 통해 확인하였고, 실제 실험에서도 동일한 결과를 얻었다. 2. Bread Board를 활용한 SR 래치 구현 및 동작 T...2025.05.15
-
아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_예비보고서2025.01.211. 래치 래치는 순차식 논리회로의 기본 소자로, 다양한 종류의 래치가 있으며 각각의 기능과 동작 조건이 다르다. RS 래치의 진리표와 상태도를 분석하여 래치의 특성을 이해할 수 있다. 2. 플립플롭 플립플롭은 래치와 함께 순차식 논리회로의 기본 소자이다. 플립플롭의 종류와 동작 원리를 이해하고, 실습을 통해 플립플롭의 특성을 확인할 수 있다. 1. 래치 래치는 디지털 회로에서 중요한 역할을 합니다. 래치는 입력 신호를 저장하고 유지하는 기능을 수행하여 디지털 시스템의 안정성과 신뢰성을 높입니다. 래치는 메모리 소자, 카운터, 레지...2025.01.21
-
A+ 연세대학교 기초아날로그실험 8주차 결과레포트2025.05.101. Triangular/Square Wave Generator 실험 1에서는 삼각파/사각파 발생기 회로를 구현하였다. 예비 실험에서 계산한 소자 값을 바탕으로 실제 실험을 진행하였으며, 출력 전압의 주기와 진폭을 측정하였다. 실험 결과와 예비 실험 결과, 이론값을 비교하여 약 4.99%~6.96%의 오차가 있음을 확인하였다. 이는 실제 실험에서 사용한 소자 값이 예비 실험과 정확히 일치하지 않았기 때문으로 분석되었다. 2. Astable Mode 555 Timer 실험 2에서는 555 타이머의 astable 모드를 이용한 LED ...2025.05.10
-
아날로그회로실험및설계 Ideal Op-Amp의 특성 실험 보고서2025.01.241. Ideal Op-Amp의 특성 이번 실험에서는 Ideal Op-Amp의 Input Offset Voltage, Bias Current, Slew Rate 특성을 이해하고 실험을 통해 확인하였습니다. 실험 결과 LM741 Op-Amp의 경우 Input Offset Voltage는 약 4mV, Bias Current는 약 40nA, Slew Rate는 약 0.49V/us로 측정되었습니다. LM324 Op-Amp의 경우 Input Offset Voltage는 약 0.5mV, Bias Current는 약 50nA, Slew Rate는...2025.01.24
-
아날로그회로실험및설계 Op-Amp 미분기 실험 보고서2025.01.241. 연산 증폭기 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이것을 증폭으로 구현하는 소자입니다. 이미터 부분에는 들어오는 전류를 전체적으로 통제하고 이를 관리하기 효율적으로 증폭을 구현하는 것에 정의를 두고 있습니다. 컬렉터 부분은 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 그래서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어서 연산증폭기라고 정의를 내리는 것입니다. 2. 반전 증폭기 반전 증폭기는 출력 전압이 입력에 비례한 값에 부호는 반전되어 나타나는 회로 ...2025.01.24
-
중앙대학교 아날로그및디지털회로설계실습 6차 예비보고서2025.01.041. 위상 제어 루프(PLL) 위상 제어 루프는 전압 제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 신호의 위상차이를 가지고 전압 제어 발진기를 제어하는 피드백 시스템입니다. PLL의 3개 기본 요소는 위상 검출기, 루프 필터, 가변 발진기(전압 제어 발진기)입니다. 위상 검출기는 Reference voltage와 VCO의 출력 전압을 비교하여 위상 차이에 해당하는 파형을 출력하며, 실험에서는 XOR 게이트를 사용하여 구현하였습니다. 루프 필터는 RC를 이용한 1차 LPF로, 위상 검출기 출력의 평균값을 DC 전압으로 ...2025.01.04
-
중앙대학교 아날로그및디지털회로설계실습 8차 예비보고서2025.01.041. RS 래치 RS 래치는 두 개의 NOR 게이트 또는 NAND 게이트를 이용하여 만들 수 있습니다. NOR 게이트 RS 래치와 NAND 게이트 RS 래치는 같은 입력에 대해 출력이 반대입니다. NOR 게이트 RS 래치는 S와 R이 모두 0일 때 이전 값이 유지되고, NAND 게이트 RS 래치는 S와 R이 모두 1일 때 이전 값이 유지됩니다. 또한 NOR 게이트 RS 래치는 S와 R이 모두 1인 경우, NAND 게이트 RS 래치는 S와 R이 모두 0인 경우에 부정 입력이 나타납니다. 진동 또는 준안정 상태를 방지하기 위해 부정 입...2025.01.04
-
아날로그 및 디지털 회로 설계 실습 (결과) - 래치와 플립플롭2025.01.291. RS 래치 PSPICE를 사용하여 RS 래치 회로를 구현하고 동작을 확인했습니다. Clk=1일 때 S, R 입력에 따라 Q, Q'의 출력이 변화하는 것을 관찰했고, Clk=0일 때는 이전 Clk=1 상태가 유지되는 것을 확인했습니다. 실험 결과는 이론적인 동작과 일치했습니다. 2. RS 플립플롭 RS 래치 회로에 TTL 7400, 7404 소자를 추가하여 RS 플립플롭을 구현하려 했습니다. 하지만 전체 회로를 연결했을 때는 정상 동작하지 않았습니다. 다만 RS 래치 부분과 그 이전 회로 부분은 각각 정상 동작했기 때문에 회로 ...2025.01.29
-
아날로그 및 디지털 회로 설계실습 결과보고서22025.01.171. PWM 제어회로 PWM 제어회로를 구성하고 톱니파형과 출력 파형을 확인하였다. PWM 제어회로는 출력 전압과 기준 전압을 비교하여 생긴 오차를 오차 증폭기로 증폭하고, 이 증폭된 전압은 비교기에서 톱니파와 비교되어 오차에 상응한 구형파 펄스를 생성한다. 오실로스코프를 통해 톱니파형과 이에 대한 구형파를 관찰할 수 있었다. 2. Buck Converter Buck Converter 회로를 구성하고 입력 전압을 변경하며 출력 전압을 확인하였다. 하지만 이상적인 출력 전압이 나오지 않았는데, 그 이유로는 가변저항 값의 부정확성, 소...2025.01.17
4 / 6
