총 23개
-
홍익대 디지털논리실험및설계 6주차 예비보고서 A+2025.05.161. ALU 74181을 이용한 네 자리 이진수 덧셈 ALU는 산술 논리 연산 장치로, 두 개의 4비트 문자를 입력받고 16가지의 논리 연산과 16가지의 산술 연산을 수행하여 4비트의 출력값을 내보낸다. 네 자리 이진수의 덧셈을 수행하기 위해서는 A plus B를 수행해야하므로 Active Low로 구현하는 경우에는 A0'~A3'과 B0'~B3'에 Active Low로 계산을 수행할 비트를 입력하고 Vcc와 GND를 연결한 후, M은 L(0), S3=H(1), S2=L(0), S1=L(0) 그리고 S0=H(1)를 입력해야 한다. 그...2025.05.16
-
홍익대학교 디지털논리실험및설계 9주차 예비보고서 A+2025.05.041. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하면, (MR)'의 역할은 직렬로 연결된 8개의 D Flip-flop을 일괄적으로 Reset 상태로 만드는 것입니다. 입력이 A와 B로 나누어져 있는 이유는 A와 B를 AND gate를 거치게 함으로써 A는 D Flip-flop의 Data input으로, B는 Enable처럼 사용할 수 있기 때문입니다. 2. 존슨 카운터 존슨...2025.05.04
-
홍익대 디지털논리실험및설계 7주차 예비보고서 A+2025.05.161. S-R Latch와 S'-R' Latch Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. S-R Latch는 NOR 게이트를 이용해 결선되고 S'-R' Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다. Set이 활성화되면 Q가 1, Q'가 0이 되고 Reset이 활성화되면 Q'가 1, Q가 0이 된다. 2. Pulse detector와 CLK Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버...2025.05.16
-
디지털 논리실험 10주차 예비보고서2025.05.061. 비동기식 카운터와 동기식 카운터 비동기식 카운터는 첫 번째 D Flip-flop의 CP입력에만 CLK 펄스가 입력되고 앞쪽에 있는 D Flip-flop의 출력 값이 뒤쪽에 있는 D Flip-flop의 CLK으로 들어간다. 반면 동기식 카운터는 모든 J-K Flip-flop이 하나의 CLK으로 연결 되어 있다. 두 카운터는 모두 CLK을 줄 때 마다 숫자를 카운트 하는데 실험은 4-bit 카운터이므로 0부터 15까지 순차적으로 나타낸다. 반면 하나의 펄스가 입력되면 모든 J-K Flip-flop이 동시에 작동하는 동기식 카운터와...2025.05.06
-
디지털 논리실험 4주차 예비보고서2025.05.061. 멀티플렉서와 부호기(encoder)의 차이 멀티플렉서는 복수의 입력 값 중 하나를 선택하여 출력 값으로 내보내는 회로이다. 반면에 부호기(encoder)는 2^n개의 정보를 입력으로 받아 n개의 출력 값을 가지는 회로이다. 두 장치는 출력선의 개수와 선택선의 유무에 있어 차이가 있다. 2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4Decoder 74139, 3-INPUT AND 게이트 7411의 datasheet 확인 각각의 datasheet를 통해 Vcc 또는 G...2025.05.06
-
홍익대학교 디지털논리실험및설계 3주차 예비보고서 A+2025.05.041. 2-bit 복호기 2-bit 복호기의 경우 2-bit input의 가능한 모든 조합 4가지 (00, 01, 10, 11) 각각에 대한 디코딩 게이트의 출력을 통해서 어떤 input이 들어왔는지 확인할 수 있습니다. 기본 실험 (1) 회로의 경우 (00, 01, 10, 11)에 대한 디코딩 게이트는 각각 (Y0, Y1, Y2, Y3)이고, 어떤 input 이냐에 따라서 특정 디코딩 게이트의 출력만 1이 되고 나머지는 0인 Active HIGH로 회로가 설계되었기 때문에 디코딩 게이트의 출력을 LED를 통해 확인함으로써 어떤 in...2025.05.04
-
홍익대 디지털논리실험및설계 4주차 예비보고서 A+2025.05.161. 멀티플렉서와 부호기(encoder)의 차이 멀티플렉서는 n개의 입력값을 받고 그 중 하나의 값만 선택하여 출력하는 단자이다. 부호기는 이진수를 사람이 읽을 수 있는 형태의 문자로 해석해주는 단자로, 2^n개의 입력값을 받고 n개의 출력값 중 하나에만 유의미한 숫자를 출력한다. 멀티플렉서는 데이터 선택기 라고도 불리며 선택된 입력값을 그대로 출력하지만, 부호기는 입력값을 이진수로 부호화하여 출력한다는 차이가 있다. 2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4 De...2025.05.16
-
홍익대 디지털논리실험및설계 2주차 예비보고서 A+2025.05.161. NAND 게이트 NAND 게이트는 AND 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (1, 1)을 입력받았을 때에만 1에서 뒤집힌 0이 출력되고 나머지 경우는 모두 1이 출력된다. 2. NOR 게이트 NOR 게이트는 OR 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (0, 0)을 입력받았을 때에만 0에서 뒤집힌 1이 출력되고 나머지 경우는 모두 0이 출력된다. 3. XOR 게이트 XOR 게이트는 AB'+A'B 즉, A,B 둘 중 하나의 입력값만 1일때만 1을 출력한다. 4. ...2025.05.16
-
홍익대 디지털논리실험및설계 9주차 예비보고서 A+2025.05.161. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 회로도에서 MR'는 D Flip-flop의 clear와 연결되어 회로를 reset 시킨다. Active-LOW이므로 MR'이 0이 되면 모든 Q값이 0을 출력하고, 1이 되면 정상적인 Shift Register으로 작동한다. 입력은 A와 B로 나누어져 있는데, 이는 A와 B 중 하나의 입력을 Enable처럼 이용하기 위해서이다. A에 GND를 연결하...2025.05.16
-
홍익대학교 디지털논리실험및설계 6주차 예비보고서 A+2025.05.041. ALU 74181을 이용한 이진수 덧셈 구현 ALU 74181은 다양한 기능을 가지고 있으며, 네 자리 이진수의 덧셈을 구현하기 위해서는 A PLUS B 기능을 사용하면 된다. 이를 위해서는 (S3 ~ S0)에 (H, L, L, H)를, M과 Cn에 L을 입력해야 한다. 연산 결과는 (F3 ~ F0)와 Cn+4를 통해 확인할 수 있다. 2. ALU 74181을 이용한 이진수 비교 두 개의 네 자리 이진수가 같은지 판별하기 위해서는 A XOR B 기능을 사용하면 된다. 이를 위해서는 (S3 ~ S0)에 (H, L, L, H)를,...2025.05.04
1 / 3
