총 5개
-
디지털 논리 회로 연습문제2024.09.231. 디지털시스템 설계 실습 1.1. 실험 결과 보고서 1.1.1. 진리표 작성 주어진 내용에 따르면, 이 실험에서는 회로의 진리표를 작성하는 것이 주요 과제였다. 진리표란 논리 회로의 입력과 출력 관계를 표로 나타낸 것으로, 입력변수의 모든 조합에 대한 출력 상태를 체계적으로 정리한 것이다. 이 실험에서는 그림과 같은 회로에 대한 진리표를 작성하였다. 입력변수 A, B, C에 따라 출력 F1과 F2가 어떻게 결정되는지를 체계적으로 표현하였다. 진리표를 작성함으로써 복잡한 논리 회로의 입출력 관계를 명확히 확인할 수 있다. ...2024.09.23
-
전감산기2024.10.021. 전감산기 설계 1.1. 실습 목적 전감산기 설계 실습의 목적은 한 자리 2진수 뺄셈 시 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아래 자리에서 발생하는 빌림수를 고려해야 한다는 점을 이해하는 것이다. 이를 통해 전감산기의 동작 원리를 이해하고, 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법을 배울 수 있다. 또한 if~else(Verilog) 또는 if~then~elsif~end if(VHDL) 형식의 코드 작성법도 익힐 수 있다. 1.2. 전감산기의 진리표 전감산기의 진리표는 다음과 같다. 입력...2024.10.02
-
연필자판기2024.10.071. 실험 개요 1.1. 실험 목적 실험의 목적은 주입된 '동전'의 양을 기준으로 하여 '연필'과 '거스름돈'을 지급하는 논리 회로의 설계와 구성을 달성하는 것이다. 또한 실험 회로와 결과에 대한 보고서 작성을 통해 실험 내용을 정리하는 것이 목적이다. 실험에서는 동전 자판기의 조합 논리 회로 부분을 설계하여 제품과 거스름돈을 올바르게 지급할 수 있도록 하는 것이 핵심이다. 각 출력에 대한 개별적 카르노 맵을 활용하여 논리식을 도출하고, 이를 바탕으로 회로를 구현 및 테스트한다. 1.2. 이론 요약 대부분의 디지털 논리 회로는 ...2024.10.07
-
디지털 논리 회로 연습문제2024.09.061. 디지털시스템 설계 실습 1.1. 논리게이트 조합을 이용한 회로 설계 1.1.1. 진리표와 논리식 진리표와 논리식은 디지털 회로 설계의 가장 기본적인 토대이다. 진리표는 입력 변수의 조합에 따른 출력 값을 체계적으로 정리한 표이다. 이를 통해 입력과 출력의 관계를 쉽게 파악할 수 있다. 한편 논리식은 진리표의 정보를 부울 대수를 이용하여 표현한 것이다. 이는 논리 회로를 구현할 때 활용된다. 진리표는 각 입력 변수의 값의 조합에 따라 출력 값이 어떻게 결정되는지를 보여준다. 예를 들어, 논리게이트 AND의 진리표를 살펴보면...2024.09.06
-
f(a, b, c) = ∑(2, 4, 6, 7)의 진리표를 작성하고 A,B 그리고 B,C 를 각각 선택선으로 했을 때 4x1 멀티플렉서(multiplexer) 블록도를 설계하여 도시하시오. (4장 논리회로2024.09.081. 논리 회로의 기본 개념 1.1. 최소항과 SOP(Sum of Products) 최소항과 SOP(Sum of Products)는 논리 회로 설계 및 간략화 과정에서 중요한 개념이다. 최소항은 논리 변수들을 논리곱으로 결합시켰을 때 그 항들을 의미한다. 이러한 최소항들의 논리합으로 이루어진 것이 SOP(Sum of Products)이다. SOP는 진리표의 결과 중 '1'의 결과가 나오는 항을 나타낸다. 최소항은 논리 회로를 구현할 때 가장 기본이 되는 요소이다. 각각의 최소항은 입력 변수들의 조합을 의미하며, 이들의 조합을 ...2024.09.08