총 4개
-
연산증폭기2024.10.291. 연산증폭기 기본 원리 1.1. 발진기 발진기는 직류의 입력신호를 주기적 파형을 가진 출력으로 만드는 회로이다. 출력 전압은 발진기의 종류에 따라 사인파 또는 비사인파일 수 있다. 555 타이머는 대표적인 발진기 회로 중 하나이다. 555 타이머는 2개의 비교기, 1개의 플립플롭, 방전 트랜지스터, 전압 분배기로 구성되어 있다. 전압 분배기는 비교기의 기준전압을 설정하는데 사용된다. 초기에 커패시터 전압이 낮기 때문에 lower comparator의 출력은 높고 upper comparator의 출력은 낮아 플립플롭의 출력이 ...2024.10.29
-
전자회로 실험 17장2024.10.221. 공통 이미터 트랜지스터 증폭기 1.1. 이론 개요 1.1.1. 공통 이미터(common-emitter, CE) 트랜지스터 증폭기 공통 이미터(common-emitter, CE) 트랜지스터 증폭기는 널리 이용되는 회로이다. 이 회로는 일반적으로 10에서 수백에 이르는 큰 전압 이득을 얻을 수 있고, 적절한 입력과 출력 임피던스를 제공한다. CE 트랜지스터 증폭기는 베이스-이미터 접합에 입력 신호를 인가하고 컬렉터-이미터 단자 사이에서 증폭된 출력 신호를 얻는 구조이다. 트랜지스터의 베이스와 컬렉터가 공유되는 것이 특징이다. ...2024.10.22
-
jfet 바이어스 회로2024.11.201. JFET 및 MOSFET의 기본 원리 1.1. JFET의 구조와 동작 JFET의 구조와 동작은 다음과 같다. JFET은 전계효과를 이용한 트랜지스터 중 가장 단순한 형태를 갖는다. JFET은 게이트-소스 전압에 의해 드레인-소스 전류의 흐름을 제어하는 소자이다. N-Channel JFET은 N형 반도체(소스, 드레인) 양쪽으로 P형 반도체(게이트)를 확산시켜 구성되며, 드레인-소스 사이의 채널에 흐르는 전류는 전자이다. P-Channel JFET은 P형 반도체(소스, 드레인) 양쪽으로 N형 반도체(게이트)를 확산시킨 형태로,...2024.11.20
-
전자회로실험 pspice 실험102024.09.101. BJT의 이미터 및 컬렉터 귀환 바이어스 1.1. 실험방법 1.1.1. 이미터 바이어스 구조: beta 결정 BJT의 이미터 바이어스 구조에서 베타를 결정하는 실험 방법은 다음과 같다. 피스파이스 시뮬레이션 결과를 이용하여 트랜지스터를 2N3904와 2N4401로 각각 설정하였다. 트랜지스터의 베이스 저항(R_B), 컬렉터 저항(R_C), 이미터 저항(R_E)을 측정하였다. 또한 베이스-컬렉터 전압(V_BC)과 컬렉터 저항 양단의 전압(V_R_C)을 측정하였다. 이를 토대로 베이스 전류와 컬렉터 전류를 계산하였다. 2...2024.09.10