총 15개
-
가산기 예비보고서2024.09.121. 가산기 1.1. 기본 개념 가산기는 디지털 시스템에서 중요한 역할을 하는 조합 논리회로이다. 이진수의 덧셈을 수행하는 가산기는 컴퓨터뿐만 아니라 다양한 디지털 시스템에 사용된다. 가산기의 기본적인 동작 원리를 이해하는 것은 디지털 시스템을 이해하는 데 있어 매우 중요하다. 가산기의 가장 기본적인 구조는 반가산기(half adder)이다. 반가산기는 이진수 두 개를 입력받아 합과 자리올림 수를 출력한다. AND 게이트와 XOR 게이트로 구성된 간단한 회로로 구현할 수 있다. 반가산기의 진리표와 논리 수식은 다음과 같다. A...2024.09.12
-
아주대학교 논리회로실험 실험32024.09.241. 실험 개요 1.1. 실험 목적 실험 목적은 논리회로를 이용하여 가산기와 감산기를 구성하고, 이들의 구조와 동작 원리를 이해하는 것이다. 구체적으로 살펴보면, 실험에서는 기본적인 조합 논리회로인 반가산기, 전가산기, 반감산기, 전감산기를 구성하고 이들의 입출력 관계를 확인하는 것을 목적으로 한다. 이를 통해 이진수의 덧셈과 뺄셈 과정을 이해하고, 불 대수식과 드 모르간의 법칙을 활용하여 회로를 간소화하는 방법을 익히고자 한다. 나아가 이러한 기본적인 가산기와 감산기의 이해를 바탕으로, 더 복잡한 병렬 가감산기와 같은 응용...2024.09.24
-
74151A2024.09.301. 실험 개요 1.1. 실험 목적 이 실험의 목적은 멀티플렉서를 이용하여 비교기와 패리티 발생기를 설계하고 그 회로를 시험하는 것이다. 또한 2*N 입력의 진리표를 수행하기 위해 N입력 멀티플렉서를 이용하는 것이 목적이다."멀티플렉서는 N개의 입력 데이터에서 1개의 입력만을 선택하여 단일 채널로 전송하는 회로이다. 이를 통해 여러 개의 회로가 단일 회선을 공동으로 이용하여 신호를 전송할 수 있다. 멀티플렉서의 논리식은 Y = ̄S(D₀̄AB + D₁̄A̅B + D₂A̅B + D₃AB)로 표현할 수 있다. 이는 디코더와 유사한 동...2024.09.30
-
디지털 논리 회로 연습문제2024.09.231. 디지털시스템 설계 실습 1.1. 실험 결과 보고서 1.1.1. 진리표 작성 주어진 내용에 따르면, 이 실험에서는 회로의 진리표를 작성하는 것이 주요 과제였다. 진리표란 논리 회로의 입력과 출력 관계를 표로 나타낸 것으로, 입력변수의 모든 조합에 대한 출력 상태를 체계적으로 정리한 것이다. 이 실험에서는 그림과 같은 회로에 대한 진리표를 작성하였다. 입력변수 A, B, C에 따라 출력 F1과 F2가 어떻게 결정되는지를 체계적으로 표현하였다. 진리표를 작성함으로써 복잡한 논리 회로의 입출력 관계를 명확히 확인할 수 있다. ...2024.09.23
-
중앙대학교 아날로그및디지털회로설계 실습 1결과보고서2024.09.121. 초전형 적외선 센서와 신호 처리 회로 1.1. 초전형 적외선 센서의 원리 초전형 적외선 센서는 외부 물체에서 방출되는 적외선 에너지를 감지하여 전기 신호로 변환시키는 센서이다. 이 센서는 온도 변화에 따라 전기적 성질이 변화하는 압전 세라믹 물질을 사용하여 작동한다. 적외선 에너지가 센서에 입사되면 센서 물질이 온도 변화를 일으킨다. 이에 따라 압전 세라믹 물질의 분극 정도가 변화하여 전기적 신호가 발생한다. 이 전기 신호는 매우 미약하기 때문에 증폭 회로를 통해 증폭되어야 한다. 초전형 센서는 검출 감도의 파장 의존...2024.09.12
-
전감산기 Verilog 설계2024.10.181. 전가산기 설계 1.1. 실습 목적 전가산기 설계의 실습 목적은 전가산기를 설계하는 과정을 통해 조합 논리회로를 VHDL로 설계하는 방법을 공부하는 것이다. 또한 이 실습을 통해서는 if~then~elsif~end if(VHDL) 형식과 다양한 방법으로 전가산기를 설계하는 법을 배울 수 있다. 1.2. 전가산기의 진리표 전가산기의 진리표는 3비트의 이진 입력 x, y, z와 2비트의 이진 출력 C(carry), S(sum)로 구성되어 있다. 이때 입력 x, y, z는 각각 한 자리 이진수를 나타내고, 캐리 C는 윗자리로 올라가...2024.10.18
-
4-bit Adder 회로 설계 예비보고서2024.11.161. 조합논리회로 설계 1.1. 부울대수와 조합논리회로 부울대수는 논리학을 수학적으로 해석하기 위해 제안되었으며 현대 디지털 시스템의 수학적 기반이 되었다. 부울대수에서는 모든 변수의 값을 '0'과 '1'로 표현한다. 조합논리회로는 입력의 조합에 따라 출력이 결정되는 회로이다. 조합논리회로 설계의 순서는 ① 입력과 출력의 관계 표현, ② 논리함수의 간략화, ③ 간략화된 논리함수의 구현이다. 입력과 출력의 관계 표현 방법에는 진리표, 부울대수식, Karnaugh 맵이 있다. 논리함수의 간략화 방법에는 부울대수의 공리와 정리, Kar...2024.11.16
-
텀프로젝트 7세그먼트2024.11.151. 기초 이론 1.1. 가산기 1.1.1. 반가산기 반가산기는 두 개의 입력을 가지며 합(sum)과 자리올림수(carry)의 두 출력을 갖는다. 컴퓨터에서의 덧셈연산은 십진수에서의 덧셈과 유사한 규칙으로 수행되는데 디지털 시스템에서는 각 비트수가 한정되므로 자리올림수(carry)를 고려하여야 한다. 반가산기는 1자리의 2진수를 더하는 회로이다. 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 1 0의 출력 결과를 보면 두 자리 중 상위 자리를 캐리(carry), 하위 자리를 합(sum)이라고 한다....2024.11.15
-
가산기 예비보고서2024.09.071. 가산기와 감산기의 동작 원리 1.1. 반가산기 반가산기는 이진법으로 표시된 두 개의 수를 더하는 가산기로, 2개의 2진 숫자를 입력받아 2개의 2진 숫자(Sum 비트와 캐리 비트)를 출력시킨다. 반가산기는 AND 게이트와 XOR 게이트만으로 구현할 수 있는 가장 단순한 형태의 가산기이다. 반가산기의 동작 원리는 다음과 같다. 입력 A와 B에 따른 출력 Sum과 Carry는 다음과 같은 진리표로 표현된다: AB CS 00 00 01 01 10 01 11 10 즉, Sum 출력(∑)은 A와 B가 서로 다른 값을 가질 때만...2024.09.07
-
디지털회로 3비트 가산기 7세그먼트 디스플레이2024.11.261. 가산기 이론 1.1. 반가산기 1.1.1. 반가산기의 개념 반가산기는 두 개의 입력을 가지며 합(sum)과 자리올림수(carry)의 두 출력을 갖는다. 컴퓨터에서의 덧셈연산은 십진수에서의 덧셈과 유사한 규칙으로 수행되지만, 디지털 시스템에서는 각 비트수가 한정되어 있기 때문에 자리올림수(carry)를 고려하여야 한다. 반가산기는 1자리의 2진수를 더하는 회로로, 0+0=0, 0+1=1, 1+0=1, 1+1=10과 같은 규칙에 따른다. 두 자리 중 상위 자리를 캐리(carry), 하위 자리를 합(sum)이라고 한다. 이러...2024.11.26
1 / 2
