총 13개
-
디지털회로 3비트 가산기 7세그먼트 디스플레이2024.11.261. 가산기 이론 1.1. 반가산기 1.1.1. 반가산기의 개념 반가산기는 두 개의 입력을 가지며 합(sum)과 자리올림수(carry)의 두 출력을 갖는다. 컴퓨터에서의 덧셈연산은 십진수에서의 덧셈과 유사한 규칙으로 수행되지만, 디지털 시스템에서는 각 비트수가 한정되어 있기 때문에 자리올림수(carry)를 고려하여야 한다. 반가산기는 1자리의 2진수를 더하는 회로로, 0+0=0, 0+1=1, 1+0=1, 1+1=10과 같은 규칙에 따른다. 두 자리 중 상위 자리를 캐리(carry), 하위 자리를 합(sum)이라고 한다. 이러...2024.11.26
-
논리회로의 기초 및 응용 예비레포트2025.03.211. 실험 개요 실험 M2. 아날로그 및 디지털 기초 회로 응용의 실험 개요이다. 기존에 수행했던 아날로그 및 디지털 기초 회로의 동작을 아두이노를 이용해 되풀이해보고, 패키지 소자들을 이용해 하드웨어 수작업으로 구현했던 과거 회로와 비교하여 어떤 부분이 어떻게 프로그램으로 대체 가능한지 학습한다. 2. 이론 조사 코드의 개념을 이해하고 이진코드와 BCD 코드가 무엇인지 숙지한다. 코드란 일정한 규칙에 따라 다른 형태의 정보로 표현할 수 있도록 사전에 약속해 놓은 규칙을 의미하며, 부호(符號)라고도 한다. 보통은 사람보다는 기계...2025.03.21
-
텀프로젝트 7세그먼트2024.11.151. 기초 이론 1.1. 가산기 1.1.1. 반가산기 반가산기는 두 개의 입력을 가지며 합(sum)과 자리올림수(carry)의 두 출력을 갖는다. 컴퓨터에서의 덧셈연산은 십진수에서의 덧셈과 유사한 규칙으로 수행되는데 디지털 시스템에서는 각 비트수가 한정되므로 자리올림수(carry)를 고려하여야 한다. 반가산기는 1자리의 2진수를 더하는 회로이다. 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 1 0의 출력 결과를 보면 두 자리 중 상위 자리를 캐리(carry), 하위 자리를 합(sum)이라고 한다....2024.11.15
-
디지털회로실험 교안2024.09.051. 디지털회로실험 1.1. 논리 게이트 논리 게이트는 회로 내에서 전압이나 전류로 표현된 정보의 흐름을 제어하는 스위치이다. 대표적인 논리 게이트에는 AND, OR, NOT, NAND, NOR, XOR 게이트가 있다. AND 게이트는 모든 입력이 1 상태일 때에만 출력이 1 상태가 되고, 그 외의 경우에는 0을 출력으로 낸다. AND 게이트에서의 Boole의 함수(Boolean function)는 C=A∙B이다. OR 게이트는 입력 가운데 적어도 한 개의 상태가 1 이면 출력이 1 상태가 되고, 모든 입력이 0일 때에만 0을...2024.09.05
-
전전설12025.03.181. 실험 목적 TTL을 이용한 논리 회로 구성을 이해하고 OR 게이트 논리 회로, XOR 게이트 논리 회로, 반가산기 회로, 전가산기 회로 실험 및 설계 능력을 함양하는 것이 실험의 목적이다. TTL(Transistor-Transistor Logic)은 무조건 전원전압에 상관없이 0V ~ 0.8V를 Low Level로, 2V ~ 전원전압까지를 High Level로 인식한다. CMOS(Complementary Metal-Oxide Semiconductor) 역시 전원전압에 따라 0V ~ 1.66V를 Low Level, 3.33V ...2025.03.18
-
가산기 예비보고서2024.09.071. 가산기와 감산기의 동작 원리 1.1. 반가산기 반가산기는 이진법으로 표시된 두 개의 수를 더하는 가산기로, 2개의 2진 숫자를 입력받아 2개의 2진 숫자(Sum 비트와 캐리 비트)를 출력시킨다. 반가산기는 AND 게이트와 XOR 게이트만으로 구현할 수 있는 가장 단순한 형태의 가산기이다. 반가산기의 동작 원리는 다음과 같다. 입력 A와 B에 따른 출력 Sum과 Carry는 다음과 같은 진리표로 표현된다: AB CS 00 00 01 01 10 01 11 10 즉, Sum 출력(∑)은 A와 B가 서로 다른 값을 가질 때만...2024.09.07
-
전전설2 1주2024.09.031. 실험 개요 1.1. 실험 목적 TTL 소자를 활용해 기본적인 조합 회로를 구현해보는 것이 이번 실험의 목적이다." 1.2. 실험 배경 이론 1.2.1. OR 게이트 논리 회로 OR 게이트 논리 회로는 입력 중 어느 하나라도 1이 되면 결과가 1이 되는 연산 방식을 가지고 있다. 즉, 출력은 논리 입력의 합과 같다는 특징이 있다. OR 게이트의 논리표를 살펴보면 다음과 같다. 입력 A와 B가 0과 0일 때는 출력 X도 0이 되지만, A와 B 중 하나라도 1이 되면 출력 X는 1이 된다. 따라서 OR 게이트의 진리표는 A, ...2024.09.03
-
디지털 논리 회로 연습문제2024.09.061. 디지털시스템 설계 실습 1.1. 논리게이트 조합을 이용한 회로 설계 1.1.1. 진리표와 논리식 진리표와 논리식은 디지털 회로 설계의 가장 기본적인 토대이다. 진리표는 입력 변수의 조합에 따른 출력 값을 체계적으로 정리한 표이다. 이를 통해 입력과 출력의 관계를 쉽게 파악할 수 있다. 한편 논리식은 진리표의 정보를 부울 대수를 이용하여 표현한 것이다. 이는 논리 회로를 구현할 때 활용된다. 진리표는 각 입력 변수의 값의 조합에 따라 출력 값이 어떻게 결정되는지를 보여준다. 예를 들어, 논리게이트 AND의 진리표를 살펴보면...2024.09.06
-
전전설22024.09.061. 디지털 논리 설계 1.1. 디지털 논리 기술의 이해 1.1.1. PROM, PAL, CPLD, FPGA의 특징 및 차이점 PROM, PAL, CPLD, FPGA의 특징 및 차이점은 다음과 같다. PROM은 일회성 프로그래밍이 가능한 ROM으로, 내용을 한 번 기록하면 변경할 수 없다는 단점이 있다. 하지만 신뢰성이 높고 자료를 영구적으로 보존할 수 있으며, 가격이 싸고 속도가 빠르다는 장점이 있다. 주로 비디오 게임기나 전자사전 등에 사용된다. PAL은 논리 기능 변경이 용이하고 부품 비용이 절감된다는 장점이 있지만, ...2024.09.06
-
아주대학교 논리회로실험 실험32024.09.241. 실험 개요 1.1. 실험 목적 실험 목적은 논리회로를 이용하여 가산기와 감산기를 구성하고, 이들의 구조와 동작 원리를 이해하는 것이다. 구체적으로 살펴보면, 실험에서는 기본적인 조합 논리회로인 반가산기, 전가산기, 반감산기, 전감산기를 구성하고 이들의 입출력 관계를 확인하는 것을 목적으로 한다. 이를 통해 이진수의 덧셈과 뺄셈 과정을 이해하고, 불 대수식과 드 모르간의 법칙을 활용하여 회로를 간소화하는 방법을 익히고자 한다. 나아가 이러한 기본적인 가산기와 감산기의 이해를 바탕으로, 더 복잡한 병렬 가감산기와 같은 응용...2024.09.24
1 / 2
