총 5개
-
회로도2024.09.231. 기본 논리 게이트와 논리 회로 1.1. 기본 논리 게이트의 회로도, 진리표, 논리식 기본 논리 게이트의 회로도, 진리표, 논리식은 디지털 회로에서 매우 중요한 요소이다. 논리 회로에서 기본 논리 게이트는 입력신호에 따라 출력이 결정되는 소자로, NOT 게이트, 버퍼(Buffer) 게이트, AND 게이트, OR 게이트, NAND 게이트 등 다양한 종류가 있다. NOT 게이트는 입력 신호의 반대값을 출력한다. 논리식은 F= {bar{X}} =X ^{prime } 이고, 진리표와 회로도는 X=0일 때 F=1, X=1일 때 F=0...2024.09.23
-
연필자판기2024.10.071. 실험 개요 1.1. 실험 목적 실험의 목적은 주입된 '동전'의 양을 기준으로 하여 '연필'과 '거스름돈'을 지급하는 논리 회로의 설계와 구성을 달성하는 것이다. 또한 실험 회로와 결과에 대한 보고서 작성을 통해 실험 내용을 정리하는 것이 목적이다. 실험에서는 동전 자판기의 조합 논리 회로 부분을 설계하여 제품과 거스름돈을 올바르게 지급할 수 있도록 하는 것이 핵심이다. 각 출력에 대한 개별적 카르노 맵을 활용하여 논리식을 도출하고, 이를 바탕으로 회로를 구현 및 테스트한다. 1.2. 이론 요약 대부분의 디지털 논리 회로는 ...2024.10.07
-
전감산기 Verilog 설계2024.10.181. 전가산기 설계 1.1. 실습 목적 전가산기 설계의 실습 목적은 전가산기를 설계하는 과정을 통해 조합 논리회로를 VHDL로 설계하는 방법을 공부하는 것이다. 또한 이 실습을 통해서는 if~then~elsif~end if(VHDL) 형식과 다양한 방법으로 전가산기를 설계하는 법을 배울 수 있다. 1.2. 전가산기의 진리표 전가산기의 진리표는 3비트의 이진 입력 x, y, z와 2비트의 이진 출력 C(carry), S(sum)로 구성되어 있다. 이때 입력 x, y, z는 각각 한 자리 이진수를 나타내고, 캐리 C는 윗자리로 올라가...2024.10.18
-
동기 카운터 설계2024.11.251. 동기 카운터 설계 1.1. 실험 과정 동기 카운터 설계의 실험 과정은 다음과 같다. 동기 카운터 설계 실험에서는 동기 방식으로 작동하는 카운터 회로를 직접 설계하고 구현하였다. 실험 과정은 다음과 같다. 먼저 동기 카운터 회로를 설계하였다. 이를 위해 JK 플립플롭을 활용하여 회로를 구성하였다. 각 플립플롭의 J와 K 입력단에 적절한 논리식을 적용하여 카운터 동작이 이루어지도록 하였다. 다음으로 설계한 회로를 실제로 구현하였다. 브레드보드 위에 필요한 부품들을 배치하고 점선을 통해 회로를 연결하였다. 이때 전원 공급 ...2024.11.25
-
디지털 논리 회로 연습문제2024.09.061. 디지털시스템 설계 실습 1.1. 논리게이트 조합을 이용한 회로 설계 1.1.1. 진리표와 논리식 진리표와 논리식은 디지털 회로 설계의 가장 기본적인 토대이다. 진리표는 입력 변수의 조합에 따른 출력 값을 체계적으로 정리한 표이다. 이를 통해 입력과 출력의 관계를 쉽게 파악할 수 있다. 한편 논리식은 진리표의 정보를 부울 대수를 이용하여 표현한 것이다. 이는 논리 회로를 구현할 때 활용된다. 진리표는 각 입력 변수의 값의 조합에 따라 출력 값이 어떻게 결정되는지를 보여준다. 예를 들어, 논리게이트 AND의 진리표를 살펴보면...2024.09.06