1. A 256kb Sub-threshold SRAM in 65nm CMOS 이 논문은 기존 6T SRAM의 문제점을 해결하고자 합니다. 첫번째로는 0.7V의 Threshold Voltage 이하의 전압영역 즉, Subthreshold Voltage 영역에서 SNM 성능저하가 발생하는 것입니다. 제안된 10T SRAM은 Leakage의 영향을 막아줍니다. Leakage를 줄이면, BL 하나에 더 많은 Cell을 연결할 수 있어서 집적도가 좋아집니다. 2. A High-Density Subthreshold SRAM with Data-...

1. 3-stage Pseudo-Differential Ring Oscillator 프로젝트는 3-stage Pseudo-Differential Ring Oscillator와 Frequency Divider 회로를 설계하는 것이다. 먼저 PMOS와 NMOS의 크기 비율을 3:1로 설정하고, TSPC D-Flip Flop 구조를 사용하여 Frequency Divider를 구현하였다. 회로의 Capacitance 성분을 고려하여 Duty Cycle을 50%로 맞추기 위해 노력하였다. 또한 Cross Coupled Inverter를 활용...