1. RL회로 설계 및 과도응답 분석 본 실험은 주어진 시정수를 갖는 간단한 RL회로를 설계하고 이를 측정하여 과도응답을 확인하는데 의의가 있다. RL회로의 시정수는 인덕턴스값을 저항값으로 나누어 구할 수 있고, 인덕터 전압이 입력 전압의 0.368배가 될 때까지의 걸린 시간을 확인하는 것으로 실험적 측정이 가능하다. Oscilloscope에서는 1.05%의 적은 오차율로 성공적인 실험이 이루어졌고, 마찬가지로 시뮬레이션 결과 또한 0.5%의 적은 오차율로 성공적인 실험이 이루어졌다고 판단된다. 2. RL회로와 RC회로의 차이 분석...