총 4개
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 11장 연습문제 풀이2025.01.021. 연산증폭기의 응용회로 1. 그림 11-22에서 연산증폭기의 반전(-) 입력전압은 ±Vd 차동전압을 무시할 수 있으므로 연산증폭기의 비반전(+) 입력전압 또한 ±Vd이다. 따라서 출력전압 Vo는 ±Vd ± Vref이다. 2. 이 비교기는 히스테리시스와 제너제한을 가지며, 양단 전압은 항상 ±Vref이다. 3. 연산증폭기의 반전(-) 입력전압은 ±Vd 차동전압을 무시할 수 있으므로 연산증폭기의 비반전(+) 입력전압 또한 ±Vd이다. 4. 시정수 RC에 따른 출력 파형의 변화율을 설명하고 있다. 5. 그림 11-25에서 R1, R2...2025.01.02
-
실험 23_연산 증폭기 응용 회로1 결과보고서2025.04.281. 반전 증폭기 실험회로 1에서 반전 증폭기를 구성하고, R1 = 10kΩ, R2 = 20kΩ으로 설정했다. 입력 크기를 변화시키면서 출력 전압과 전압 이득을 측정했다. 그 결과 전압 이득이 음의 값으로 나왔고 절대값이 1 이상인 것을 확인했다. 이를 통해 반전 증폭기로서 잘 동작했다고 볼 수 있다. 또한 R2를 100kΩ으로 증가시키면 전압 이득도 증가하는 것을 확인했다. 2. 비반전 증폭기 실험회로 2에서 비반전 증폭기를 구성하고, R1 = 10kΩ, R2 = 20kΩ으로 설정했다. 입력 크기를 변화시키면서 출력 전압과 전압 ...2025.04.28
-
실험 24_연산 증폭기 응용 회로 2 결과보고서2025.04.281. 적분기 이 실험에서는 연산 증폭기를 이용한 적분기 회로를 구성하고, 입력 주파수에 따른 출력의 크기를 측정하였다. 실험 결과, 입력 주파수가 증가함에 따라 출력의 크기가 감소하는 것을 확인할 수 있었다. 이는 적분기 회로의 이론적인 특성과 일치하는 결과이다. 또한 보드 선도를 통해 적분기 회로의 주파수 특성을 확인할 수 있었다. 2. 미분기 이 실험에서는 연산 증폭기를 이용한 미분기 회로를 구성하고, 입력 주파수에 따른 출력의 크기를 측정하였다. 실험 결과, 입력 주파수가 증가함에 따라 출력의 크기가 증가하는 것을 확인할 수 ...2025.04.28
-
Semiconductor Op Amp 실험 보고서 (A+)2025.01.241. OP AMP(Operational Amplifier 연산 증폭기) OP AMP는 가장 큰 전압 이득을 가지며 +입력단자와 입력단자 간의 전압 차를 이용한 증폭기이다. OP AMP는 입력단자, +입력단자, 정측 전원단자, 부측 전원단자, 출력 단자 총 5개의 단자로 구성되어 있다. 2개의 입력단자 중에 입력단자에 입력 신호를 가하면 입력과는 반대되는 상태의 신호가 출력되고, +입력단자에 입력 신호를 가하면 같은 상태의 신호가 출력된다. 따라서 입력단자를 반전 입력, +입력단자를 비반전 입력이라 칭한다. 2. 반전 증폭기 반전 증...2025.01.24