총 63개
-
건국대학교 전기전자기초실험2 서미스터 결과레포트2025.01.291. 서미스터 LED 회로 실험 1에서는 서미스터와 LED로 구성된 회로를 구성하고, 출력 전압 Vout을 측정하였습니다. 측정된 전압 값을 바탕으로 서미스터의 온도를 추정하였습니다. 오차가 큰 이유는 전압 분배 회로의 분모 값이 소수점으로 차이가 나기 때문입니다. 2. 서미스터 온도 검출 회로 실험 2에서는 연산증폭기 LM358, 서미스터, LED 2개로 구성된 온도 검출 회로를 구성하였습니다. 서미스터의 온도에 따라 RED LED와 BLUE LED가 켜지는 것을 확인하였고, 오실로스코프로 Vout의 파형을 관찰하였습니다. 측정된...2025.01.29
-
계측실험[Op-Amp를 이용한 비교기 구성]2025.01.121. 연산증폭기를 이용한 비교기 구성 이 실험에서는 연산증폭기(Op-Amp)를 이용하여 비교기 회로를 구성하고 그 작동 원리를 이해하는 것이 목적입니다. 비교기는 두 개의 입력 신호를 비교하여 출력 신호를 생성하는 회로로, 연산증폭기의 특성을 이용하여 구현할 수 있습니다. 실험에서는 입력 신호로 +13V와 -13V를 사용하고, 발광 다이오드와 멀티미터를 통해 출력 신호를 관찰합니다. 또한 반전 입력 단자와 비반전 입력 단자에 각각 +13V와 -13V를 인가하여 비교기 회로의 동작을 확인합니다. 1. 연산증폭기를 이용한 비교기 구성 ...2025.01.12
-
아주대학교 A+전자회로실험 실험6 예비보고서2025.05.091. 삼각파 발생회로 실험 목적은 연산 증폭기를 사용한 슈미트 트리거 회로와 적분기를 연결하여 삼각파 및 구형파 발생 회로의 동작 원리를 배우고, 실제 실험을 통해 회로를 구현하여 발진 주파수 f_o를 측정하고 계산식으로 구한 값과 비교하여 이론식을 증명하는 것입니다. 삼각파 발생 회로는 슈미트 트리거 회로와 적분회로로 구성되며, 전원을 인가하면 A1의 출력 전압은 +- V_0,sat 크기의 구형파가 되고, A2는 적분 회로이자 부궤환 회로이므로 삼각파 특성을 갖게 됩니다. 이론적으로 주기는 T_0 = 4RC(R_2/R_1)이고 주...2025.05.09
-
울산대학교 전기전자실험 19. 선형 연산 증폭기 회로2025.01.121. 반전 증폭기 반전 증폭기의 경우 R_i값을 변경하며 측정 함으로써 R_i/R_f의 비율로 위상이 반전되어 증폭되는 것을 확인할 수 있었다. 이론값은 전압이득이 -5, 측정값은 -5.2로 조금의 오차가 발생했는데, 이는 오차가 가지고 있는 오차라고 생각할 수 있다. 2. 비반전 증폭기 비반전 증폭기의 경우에는 반전증폭기와 같은 비율로 증폭이 되고 위상도 입력과 동일하게 나오는 것을 확인했다. 이론값은 전압이득이 6, 측정값은 6.3으로 조금의 오차가 발생했는데, 이는 오차가 가지고 있는 오차라고 생각할 수 있다. 3. 가산 증폭...2025.01.12
-
전자회로실험 과탑 A+ 예비 보고서 (실험 24 연산 증폭기 응용 회로 2)2025.01.291. 적분기 회로 적분기 회로는 입력 저항 R과 피드백 커패시터 C로 이루어진 간단한 구성입니다. 입력 신호는 R을 통해 연산 증폭기의 반전 입력(-) 단자로 들어가고, 출력은 C를 통해 피드백됩니다. 입력 신호에 의해 전류가 흐르고, 이 전류는 커패시터에 전하를 축적합니다. 커패시터 전하가 시간에 따라 누적되면서 출력 전압이 변화하며, 출력 전압은 입력 전압의 적분값에 비례합니다. 적분기 회로는 입력 신호가 일정하면 출력이 선형적으로 증가하거나 감소하며, 저주파 신호에 민감하고 고주파 신호는 감쇠됩니다. 적분기 회로는 속도에서 위...2025.01.29
-
전자공학실험 23장 연산 증폭기 응용 회로 1 A+ 결과보고서2025.01.151. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전원 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 반전 증폭기 실험회로 1에서 R1=10kΩ, R2=20kΩ일 때 입력 파형과 출력 파형을 측정하고, 전압 이득을 계산하였다. 전압 이득은 약 2[V/V]로 이상적인 반전 증폭기의 전압 이득과 동일함을 확인하였다. 또한 R1=10kΩ, R2=...2025.01.15
-
중앙대학교 연산 증폭기 회로 결과 보고서2025.01.291. 연산 증폭기 회로 실험을 통해 연산 증폭기 회로의 동작 원리를 이해하였다. 반전 증폭기와 비반전 증폭기의 특성을 확인하였고, 입력 오프셋 전압, 입력 바이어스 전류, 슬루율, 동상 제거비 등 연산 증폭기의 주요 특성을 측정하였다. 실험 결과에서 오차가 발생한 요인으로는 연산 증폭기의 성능 한계, 실험 환경의 잡음, 저항값의 오차, 입력 신호의 왜곡 등이 있었다. LM741과 LF351 연산 증폭기의 장단점을 비교하였는데, LM741은 정밀도가 높고 단순한 반면 LF351은 고속 신호 처리에 적합하다는 차이가 있었다. 1. 연산...2025.01.29
-
연산증폭기의 특성 예비보고서2025.01.061. 슬루율 슬루율은 계단 파형 전압이 인가되었을 때 출력전압의 시간에 따른 최대변화율을 나타내는 지표입니다. 슬루율이 높을수록 증폭기의 주파수 응답이 좋습니다. 실험에서는 PSPICE 시뮬레이션과 실험을 통해 uA741 연산증폭기의 슬루율을 측정하고, 데이터시트 값과 비교하였습니다. 2. 공통모드 제거비 공통모드 제거비(CMRR)는 연산증폭기 회로 설계에서 중요한 지표입니다. 입력단자에 같은 신호가 인가되는 공통모드 상황에서 증폭기의 출력전압이 0이 되어야 하지만, 실제로는 완벽하지 않기 때문에 공통모드 이득이 발생합니다. CMR...2025.01.06
-
아주대학교 A+전자회로실험 실험2 예비보고서2025.05.091. 전압-전류 변환기 전압-전류 변환기는 입력 전압에 비례하는 출력 전류를 생성하는 회로입니다. 이 회로는 입력 임피던스가 무한대이고 출력 임피던스도 무한대이므로 입력 전압에 영향을 받지 않고 출력 전류를 생성할 수 있습니다. 2. 전류-전압 변환기 전류-전압 변환기는 입력 전류에 비례하는 출력 전압을 생성하는 회로입니다. 이 회로는 입력 임피던스가 0이고 출력 임피던스도 0이므로 입력 전류에 영향을 받아 출력 전압을 생성할 수 있습니다. 이를 통해 전자 전류계를 만들 수 있습니다. 3. 전류 증폭기 전류 증폭기는 입력 전류에 비...2025.05.09
-
아주대학교 A+전자회로실험 실험6 결과보고서2025.05.091. 삼각파 발생회로 이 실험의 목적은 연산증폭기를 이용한 비교기와 적분기의 동작을 기초로 한 구형파 및 삼각파 발생회로의 동작을 이해하는 것이다. 실험 결과 파형은 예상대로 V_S는 사각파, V_T는 삼각파로 나왔다. 사각파 발생회로와 적분기를 연결하여 삼각파 발생회로를 구현하였다. 이론값과 실험값의 오차는 주로 transition delay에 의해 발생했으며, 저항값이 작을수록 오차가 커졌다. 시뮬레이션 결과와는 거의 일치하였고, 큰 저항에서는 3% 미만의 오차를 보였다. 오차의 주원인인 transition delay를 분석하기...2025.05.09
1 / 7
