총 23개
-
홍익대 디지털논리실험및설계 6주차 예비보고서 A+2025.05.161. ALU 74181을 이용한 네 자리 이진수 덧셈 ALU는 산술 논리 연산 장치로, 두 개의 4비트 문자를 입력받고 16가지의 논리 연산과 16가지의 산술 연산을 수행하여 4비트의 출력값을 내보낸다. 네 자리 이진수의 덧셈을 수행하기 위해서는 A plus B를 수행해야하므로 Active Low로 구현하는 경우에는 A0'~A3'과 B0'~B3'에 Active Low로 계산을 수행할 비트를 입력하고 Vcc와 GND를 연결한 후, M은 L(0), S3=H(1), S2=L(0), S1=L(0) 그리고 S0=H(1)를 입력해야 한다. 그...2025.05.16
-
디지털 논리실험 4주차 예비보고서2025.05.061. 멀티플렉서와 부호기(encoder)의 차이 멀티플렉서는 복수의 입력 값 중 하나를 선택하여 출력 값으로 내보내는 회로이다. 반면에 부호기(encoder)는 2^n개의 정보를 입력으로 받아 n개의 출력 값을 가지는 회로이다. 두 장치는 출력선의 개수와 선택선의 유무에 있어 차이가 있다. 2. 4-to-1 Multiplexer 74153, 2-to-1 Multiplexer 74157, 1-of-4Decoder 74139, 3-INPUT AND 게이트 7411의 datasheet 확인 각각의 datasheet를 통해 Vcc 또는 G...2025.05.06
-
홍익대 디지털논리실험및설계 7주차 예비보고서 A+2025.05.161. S-R Latch와 S'-R' Latch Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. S-R Latch는 NOR 게이트를 이용해 결선되고 S'-R' Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다. Set이 활성화되면 Q가 1, Q'가 0이 되고 Reset이 활성화되면 Q'가 1, Q가 0이 된다. 2. Pulse detector와 CLK Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버...2025.05.16
-
홍익대 디지털논리실험및설계 8주차 예비보고서 A+2025.05.161. Gated D Latch Latch는 Enable의 레벨(0 또는 1)에 따라 1비트의 정보를 보관하고 유지할 수 있는 회로이다. Gated D Latch는 Gated S-R Latch와 유사하게 구성되어있으며, S와 R에 동시에 1이 입력되면 invalid가 되는 부분을 보완하기 위하여 입력을 D 하나만 받는다. D의 입력값을 그대로 Q로 출력한다. 2. D Flip-flop Flip-flop은 CLK의 움직임에 따라 1비트의 정보를 보관하고 유지할 수 있는 회로이다. CLK가 Active HIGH이면 0->1인 순간에 D값...2025.05.16
-
홍익대학교 디지털논리실험및설계 6주차 예비보고서 A+2025.05.041. ALU 74181을 이용한 이진수 덧셈 구현 ALU 74181은 다양한 기능을 가지고 있으며, 네 자리 이진수의 덧셈을 구현하기 위해서는 A PLUS B 기능을 사용하면 된다. 이를 위해서는 (S3 ~ S0)에 (H, L, L, H)를, M과 Cn에 L을 입력해야 한다. 연산 결과는 (F3 ~ F0)와 Cn+4를 통해 확인할 수 있다. 2. ALU 74181을 이용한 이진수 비교 두 개의 네 자리 이진수가 같은지 판별하기 위해서는 A XOR B 기능을 사용하면 된다. 이를 위해서는 (S3 ~ S0)에 (H, L, L, H)를,...2025.05.04
-
홍익대 디지털논리실험및설계 1주차 예비보고서 A+2025.05.161. AND 게이트 AND 게이트의 형태(QUAD 2-INPUT AND GATE)와 배치도, 이름(SN54/74S08)이 나와있다. GUARANTEED OPERATING RANGES에는 사용되는 소자들의 최소, 최대 범위와 이의 단위를 나타내며, DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE에는 직류(DC)를 연결했을 때의 특징이 나와있다. AC CHARACTERISTICS에는 교류(AC)를 연결했을 때의 특성이 나와있다. 기본 실험(1)은 2개의 값을 입력받아 1개의 값을 출력하는 A...2025.05.16
-
홍익대 디지털논리실험및설계 2주차 예비보고서 A+2025.05.161. NAND 게이트 NAND 게이트는 AND 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (1, 1)을 입력받았을 때에만 1에서 뒤집힌 0이 출력되고 나머지 경우는 모두 1이 출력된다. 2. NOR 게이트 NOR 게이트는 OR 게이트에 NOT 게이트(인덕터)를 연결한 것과 같은 출력값을 가지므로 (0, 0)을 입력받았을 때에만 0에서 뒤집힌 1이 출력되고 나머지 경우는 모두 0이 출력된다. 3. XOR 게이트 XOR 게이트는 AB'+A'B 즉, A,B 둘 중 하나의 입력값만 1일때만 1을 출력한다. 4. ...2025.05.16
-
디지털 논리실험 3주차 예비보고서2025.05.061. 2-bit 복호기 2비트의 정보를 입력 값으로 받아 4개의 출력 값을 가지므로 기본 실험 (1)의 회로는 2-bit 복호기이다. 디코더는 암호를 사람이 읽을 수 있도록 해독하는 역할을 한다. 2. 2-bit 부호기 4비트의 정보를 입력으로 받아 2개의 출력 값을 가지므로 기본 실험 (2)의 회로는 2-bit 부호기이다. 인코더는 반대로 정보를 암호화하는 역할을 한다. 3. 7 표시를 위한 입력 ABCD 7을 2진수로 나타내면 0111이다. 따라서 7을 표시하기 위해서는 ABCD 순으로 (1,1,1,0)을 입력해야 한다. 4. ...2025.05.06
-
디지털 논리실험 5주차 예비보고서2025.05.061. 전가산기 전가산기는 뒷자리에서 올라온 자리 올림수 을 포함하여 1 Bit 이진수 3개의 덧셈을 연산하여 합인 ∑ 과 자리 올림인 을 출력하는 장치이다. 입력 값 중 1이 홀수 개이면 ∑ 는 1, 짝수 개이면 0이 됨을 확인할 수 있다. 또한 1이 두 개 이상일 때 C 는 1, 나머지 경우에는 0을 출력한다. 2. 반가산기 반가산기는 1비트 이진수 2개의 덧셈을 연산하여 합(Sum)과 자리올림 캐리(Carry)를 출력하는 장치이다. ∑ ′ ′ ⊕ 이고 ∙ 이므로 A와 B가 모두 0일 때는 합과 캐리가 모두 0, ...2025.05.06
-
홍익대학교 디지털논리실험및설계 4주차 예비보고서 A+2025.05.041. 멀티플렉서와 부호기(encoder)의 차이 부호기는 사람이 이해할 수 있는 형태의 비트 조합들을 입력으로 주고 그것을 어떤 특정 비트 조합들과 각각 mapping 시켜서 부호화하는 것이고, 멀티플렉서는 데이터 선택기라고도 불리는데 여러 디지털 입력 데이터 중에서 어떤 데이터를 출력할 것인지 데이터 선택 입력의 조합을 통해서 선택할 수 있습니다. 2. IC 동작을 위한 Vcc와 GND 연결 및 Active LOW/HIGH 확인 각각의 IC를 동작하게 하기 위해서 Vcc와 GND를 몇 번 pin에 연결해야 하는지 확인해야 하고, ...2025.05.04
1 / 3
