총 30개
-
아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 실험 보고서2025.01.241. 연산 증폭기(Op-amp) 연산 증폭기는 두 개의 입력 단자에서 전류가 나오면서 이를 증폭하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아 회로적으로 구현할 수 있게 합니다. 따라서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어 연산 증폭기라고 정의됩니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례하지만 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-amp를 가정하면, 비반전 입력...2025.01.24
-
[전자공학실험2] 연산 증폭기2025.04.271. 연산 증폭기의 사용법 및 특성 측정 이 실험에서는 연산 증폭기의 사용법을 익히고, 연산 증폭기의 특성 측정과 응용 회로 실험을 통해 연산 증폭기의 성능 및 동작 원리를 이해하였습니다. 실험을 통해 연산 증폭기의 DC 오프셋 전압과 오프셋 전류, 반전 증폭기와 비반전 증폭기의 특성, 슬루율 측정, 최대 증폭도 측정, 적분기 회로 등을 확인하였습니다. 2. 연산 증폭기의 DC 오프셋 특성 실험 1에서는 연산 증폭기의 DC 오프셋 전압과 오프셋 전류를 측정하였습니다. 연산 증폭기 내부의 소자 불일치로 인해 발생하는 DC 오프셋 특성...2025.04.27
-
기초회로실험 OPAMP 실험 결과보고서2025.04.291. 반전 증폭기 반전 증폭기의 전압이득을 확인하는 실험을 온라인 웹 시뮬레이션을 이용하여 진행했다. 저항 값에 따른 출력전압과 전압이득의 변화를 확인했으며, 이상적인 연산 증폭기를 사용했기 때문에 계산 값과 실험 값이 거의 일치했다. 다만 웹 시뮬레이션의 표기 한계로 인한 기기적 오차가 발생했다. 실제 소자를 이용할 경우 환경적 오차와 기기적 오차가 추가로 발생할 수 있다. 2. 비반전 증폭기 비반전 증폭기 실험 역시 온라인으로 진행되었으며, 반전 증폭기 실험과 유사한 결과를 얻었다. 이상적인 연산 증폭기를 사용했기 때문에 오차가...2025.04.29
-
전자공학실험 20장 연산 증폭기 응용 회로 A+ 예비보고서2025.01.131. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 반전 증폭기 실험회로 1과 같이 반전 증폭기를 구성하고, 입력 전압의 크기를 변화시키면서 출력 전압과 전압 이득을 측정한다. 이상적인 연산 증폭기와 실제 연산 증폭기의 경우 입력과 출력 사이의 전달 함수를 구하고, PSpice 시뮬레이션을 통...2025.01.13
-
연산증폭기 예비보고서(고찰포함)A+2025.01.131. 연산증폭기 연산증폭기는 덧셈, 뺄셈, 곱셈, 나눗셈, 미분, 적분 등의 수학적 연산 기능을 수행할 수 있는 전압 이득이 매우 큰 증폭기입니다. 연산증폭기는 5개의 단자로 구성되어 있으며, 양의 전압과 음의 전압을 받아들여 출력값을 만들어냅니다. 연산증폭기는 두 입력 전압의 차이를 증폭하여 출력 전압을 생성합니다. 반전 증폭기와 비반전 증폭기는 연산증폭기의 대표적인 회로 구성 방식입니다. 2. 반전 증폭기 반전 증폭기는 연산증폭기의 두 입력 단자로 들어가는 전류가 0A이고, 두 입력 단자 사이의 전압차도 0V입니다. 따라서 저항...2025.01.13
-
[A+보고서]전자회로실험-연산증폭기(op amp)2025.01.171. 연산 증폭기 연산 증폭기(operation amplifier)는 처음에는 이름대로 증폭과 가산, 감산, 미분, 적분 등의 연산을 수행하기 위해 만들어져 아날로그 컴퓨터에 이용되던 소자이다. 연산 증폭기가 하는 일은 두 입력 V_in1, V_in2의 '차이'를 '증폭'시켜 출력으로 내보내는 것이다. 이를 식으로 나타내면 V_out=A_o(V_in1-V_in2)이다. 여기서 A_0는 전압이득, 즉 전압 증폭도이며 이 연산 증폭기가 몇 배로 증폭을 하는지 나타낸 값이다. 기본적인 연산증폭기에 출력 신호의 일부를 다시 입력으로 넣어주...2025.01.17
-
아날로그회로실험및설계 Op-Amp 미분기 실험 보고서2025.01.241. 연산 증폭기 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이것을 증폭으로 구현하는 소자입니다. 이미터 부분에는 들어오는 전류를 전체적으로 통제하고 이를 관리하기 효율적으로 증폭을 구현하는 것에 정의를 두고 있습니다. 컬렉터 부분은 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 그래서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어서 연산증폭기라고 정의를 내리는 것입니다. 2. 반전 증폭기 반전 증폭기는 출력 전압이 입력에 비례한 값에 부호는 반전되어 나타나는 회로 ...2025.01.24
-
pspice op앰프 예비레포트2025.05.091. OP앰프의 특성 OP앰프는 가장 많이 사용되는 아날로그 IC이며, 이상적인 OP앰프는 무한대의 이득과 입력 임피던스, 영의 출력 임피던스를 갖는다. 실제의 OP앰프는 이상적인 OP앰프에 근사한 특성을 가진다. OP앰프의 이득이 매우 크기 때문에 그대로는 안정된 증폭기로 사용할 수 없고 반드시 외부 귀환을 걸어서 사용해야 한다. 2. 반전 증폭기 반전 증폭기는 입력된 신호에 대해 정해진 증폭도로 신호가 반전되어 출력되는 증폭기이다. 이상적인 OP앰프를 가정한 반전 증폭기의 입력 임피던스와 출력 임피던스는 각각 R_in과 0이다....2025.05.09
-
연산증폭기 기본 회로 결과보고서2025.04.261. 반전증폭기 실험 1에서는 반전증폭기 회로를 구성하고 입출력 파형을 관찰하였다. 입력 전압과 출력 전압의 위상이 180도 차이나며 이득이 10배인 것을 확인하였다. 또한 3dB 주파수를 측정하는 과정에서 예비보고서와 실제 실험 결과 간 차이가 큰 것을 발견하였는데, 이는 3dB 주파수 측정 방식을 제대로 이해하지 못해 발생한 것으로 판단된다. 2. 비반전증폭기 실험 2에서는 비반전증폭기 회로를 구성하고 입출력 파형을 관찰하였다. 입력 전압과 출력 전압의 위상이 같으며 이득이 10배인 것을 확인하였다. 반전증폭기와 마찬가지로 3d...2025.04.26
-
아주대학교 A+전자회로실험 실험1 예비보고서2025.05.091. 연산 증폭기(OP Amp) 연산 증폭기(OP Amp)는 두 개의 입력단(-IN, +IN)과 한 개의 출력단(OUT)을 갖는 단위 소자다. 입력과 출력은 V_out = A_v(V_+in - V_-in)의 관계를 가지고 두 입력 신호의 전압차를 증폭하는 차동 선형 증폭기이다. 연산 증폭기라고 불리는 이유는 이를 이용해 여러 가지 연산이 가능하도록 회로를 구성할 수 있기 때문이다. 2. 부궤환 증폭기(Negative Feedback Amplifier) 출력을 입력으로 되돌리는 것을 궤환(feedback)이라고 한다. 출력이 입력에 ...2025.05.09
3 / 3
