총 19개
-
아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서2025.01.241. 연산 증폭기(Op-Amp) 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아서 회로적으로 구현이 가능하게 소자의 증폭을 전달해줍니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례한 값에 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-Amp를 가정하면, Vp가 0V이고 Virtual short인 Vn의 전압...2025.01.24
-
A+ 정보통신실험 4주차 예비보고서 - OP-AMP 연산 증폭 회로2025.01.041. 연산 증폭기 연산 증폭기는 두 입력단자에 인가된 신호의 차를 연산 증폭기의 자체 이득만큼 증폭한 후 단일 신호로 출력합니다. 이상적인 연산 증폭기는 개방루프 이득과 입력저항이 무한대, 입력 바이어스 전류와 출력저항이 0, 공통 모드 제거비가 무한대의 특성을 가집니다. 연산 증폭기에는 가상단락과 가상접지 특성이 있어 부귀환을 걸어 사용하면 선형동작 범위가 넓어집니다. 2. 반전 증폭기 반전 증폭기는 폐루프 이득의 부호가 마이너스(-)로, 입력신호와 출력신호의 위상이 반전됩니다. 반전 증폭기에 두 개 이상의 입력이 인가되면 반전 ...2025.01.04
-
울산대학교 전기전자실험 19. 선형 연산 증폭기 회로2025.01.121. 반전 증폭기 반전 증폭기의 경우 R_i값을 변경하며 측정 함으로써 R_i/R_f의 비율로 위상이 반전되어 증폭되는 것을 확인할 수 있었다. 이론값은 전압이득이 -5, 측정값은 -5.2로 조금의 오차가 발생했는데, 이는 오차가 가지고 있는 오차라고 생각할 수 있다. 2. 비반전 증폭기 비반전 증폭기의 경우에는 반전증폭기와 같은 비율로 증폭이 되고 위상도 입력과 동일하게 나오는 것을 확인했다. 이론값은 전압이득이 6, 측정값은 6.3으로 조금의 오차가 발생했는데, 이는 오차가 가지고 있는 오차라고 생각할 수 있다. 3. 가산 증폭...2025.01.12
-
[A+보고서]전자회로실험-연산증폭기(op amp)2025.01.171. 연산 증폭기 연산 증폭기(operation amplifier)는 처음에는 이름대로 증폭과 가산, 감산, 미분, 적분 등의 연산을 수행하기 위해 만들어져 아날로그 컴퓨터에 이용되던 소자이다. 연산 증폭기가 하는 일은 두 입력 V_in1, V_in2의 '차이'를 '증폭'시켜 출력으로 내보내는 것이다. 이를 식으로 나타내면 V_out=A_o(V_in1-V_in2)이다. 여기서 A_0는 전압이득, 즉 전압 증폭도이며 이 연산 증폭기가 몇 배로 증폭을 하는지 나타낸 값이다. 기본적인 연산증폭기에 출력 신호의 일부를 다시 입력으로 넣어주...2025.01.17
-
아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 실험 보고서2025.01.241. 연산 증폭기(Op-amp) 연산 증폭기는 두 개의 입력 단자에서 전류가 나오면서 이를 증폭하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아 회로적으로 구현할 수 있게 합니다. 따라서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어 연산 증폭기라고 정의됩니다. 2. 반전 증폭기(Inverting AMP) 반전 증폭기는 출력 전압이 입력 전압에 비례하지만 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 Op-amp를 가정하면, 비반전 입력...2025.01.24
-
아날로그회로실험및설계 Op-Amp 단위이득 팔로우와 비교기 실험 보고서2025.01.241. 연산 증폭기 연산 증폭기는 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이를 증폭으로 구현하는 소자입니다. 이미터 부분에서 들어오는 전류를 전체적으로 통제하고 효율적으로 증폭을 구현하며, 컬렉터 부분에서 이 전류를 모아 회로적으로 구현할 수 있게 합니다. 따라서 이미터 부분과 컬렉터 부분의 두 지점에서 증폭이 구현되어 연산증폭기라고 정의됩니다. 2. 반전 증폭기 반전 증폭기는 출력 전압이 입력 전압에 비례하지만 부호가 반전되어 나타나는 회로 구조입니다. 이상적인 OP amp를 가정하면, 입력 전압에 따른 출력 전압...2025.01.24
-
[회로기초실험]연산 증폭기2025.01.031. 연산 증폭기 연산 증폭기는 매우 높은 이득을 가진 직결 증폭기로, 외부 귀환을 이용하여 이득과 임피던스 특성을 제어할 수 있습니다. 연산 증폭기는 트랜지스터로 구성되어 있으며, 제조 공정에서 발생하는 오차를 조절할 수 있는 오프셋 저항을 통해 정밀한 입출력 특성을 가질 수 있습니다. 연산 증폭기는 이상적인 특성을 가정하여 회로 설계가 쉬워지며, 반전 증폭기와 같은 기본 회로를 구성할 수 있습니다. 1. 연산 증폭기 연산 증폭기(Operational Amplifier, Op-Amp)는 전자 회로에서 매우 중요한 역할을 하는 핵심...2025.01.03
-
전자공학실험 23장 연산 증폭기 응용 회로 1 A+ 결과보고서2025.01.151. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전원 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 반전 증폭기 실험회로 1에서 R1=10kΩ, R2=20kΩ일 때 입력 파형과 출력 파형을 측정하고, 전압 이득을 계산하였다. 전압 이득은 약 2[V/V]로 이상적인 반전 증폭기의 전압 이득과 동일함을 확인하였다. 또한 R1=10kΩ, R2=...2025.01.15
-
전자공학기초실험2 결과보고서142025.01.121. 연산 증폭기 적분기 실험 이번 실험에서는 적분기 회로를 구성하고 주파수를 올렸을 때와 내렸을 때 적분기 회로로 동작하는지 반전 증폭기 회로로 동작하는지 알아보는 실험이었다. 실험 결과 절점 주파수 이상에서는 적분기로 동작하였고 절점 주파수 이하에서는 반전 증폭기로 동작하였다. 이러한 결과가 나온 이유는 주로 저주파에서 동작하는 적분기의 특성에 따라 주파수가 낮을수록 적분기에서 입력 신호가 누적되어 큰 출력을 생성하며 반전 증폭기는 일종의 고주파 통과 필터로 작용해 고주파를 차단하는 원리 때문이라고 생각한다. 실험 결과를 분석해...2025.01.12
2 / 2
