총 101개
-
중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 7. 논리함수와 게이트2025.04.291. NAND 게이트 NAND 게이트는 AND 게이트의 출력을 NOT 게이트(inverter)의 입력으로 연결하여 하나의 단위 회로를 구성한 것이다. 진리표와 회로도를 통해 NAND 게이트의 동작을 확인하였다. NAND 게이트가 동작하는 최소 정격 전압을 찾기 위해 입력 전압을 단계적으로 변화시키며 출력을 관찰하였다. 2. NOR 게이트 NOR 게이트는 OR 게이트의 출력을 NOT 게이트(inverter)의 입력으로 연결하여 하나의 단위 회로를 구성한 것이다. 진리표와 회로도를 통해 NOR 게이트의 동작을 확인하였다. 3. XOR ...2025.04.29
-
기초회로디지털실험 신호등 설계 (좌회전 가능 4거리 신호 제어 회로) 빵판 구현2025.05.111. 교통신호등 제어 교통신호등 제어 회로를 설계하고 구현하는 내용입니다. 신호등의 점멸 시간을 실제와 다르게 가정하여 설계하였으며, 동서방향과 남북방향의 신호등 신호체계가 다르게 구현되어 있습니다. 회로는 타이밍 회로, 순서논리회로, 상태 디코더, 신호등 유니트 등으로 구성되어 있습니다. 1. 교통신호등 제어 교통신호등 제어는 도시 교통 관리에 있어 매우 중요한 역할을 합니다. 효율적인 신호등 제어를 통해 교통 흐름을 최적화하고 사고 위험을 줄일 수 있습니다. 최근 AI 기술의 발전으로 실시간 교통 상황 분석과 신호등 제어 최적화...2025.05.11
-
디지털회로 실험 보고서 전체본2025.01.171. AND, OR, NOT 게이트 실험 01에서는 AND 게이트와 OR 게이트의 논리 동작을 실험하고, NOT 게이트의 논리 동작을 실험했습니다. AND 게이트는 모든 입력이 1일 때 출력이 1이 되고, OR 게이트는 어느 한 입력이 1이면 출력이 1이 됩니다. NOT 게이트는 입력과 반대의 논리 레벨을 출력합니다. 실험 결과를 통해 이러한 게이트의 논리 동작을 확인할 수 있었습니다. 2. NAND, NOR 게이트 실험 02에서는 NAND 게이트와 NOR 게이트의 논리 동작을 실험했습니다. NAND 게이트는 AND 논리의 부정이며...2025.01.17
-
홍익대 디지털논리실험및설계 9주차 예비보고서 A+2025.05.161. 8-bit Serial-in Parallel-out Shift Register 74164 8-bit Serial-in Parallel-out Shift Register 74164의 회로도에서 MR'는 D Flip-flop의 clear와 연결되어 회로를 reset 시킨다. Active-LOW이므로 MR'이 0이 되면 모든 Q값이 0을 출력하고, 1이 되면 정상적인 Shift Register으로 작동한다. 입력은 A와 B로 나누어져 있는데, 이는 A와 B 중 하나의 입력을 Enable처럼 이용하기 위해서이다. A에 GND를 연결하...2025.05.16
-
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 22025.05.161. JK Flip-Flop 실험 JK 플립플롭에서 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨이 바뀌는 토글(Toggle)이 잘 일어난 모습이다. 논리레벨이 0일 때 완전 0이 아닌 0.15V 수준의 0에 매우 비슷한 값이 나왔으며, 논리레벨이 1일 때는 완전 5V가 아닌, 4.5V 수준의 5V에 매우 비슷한 값이 나왔다. 2. D Flip-Flop 실험 D 플립플롭은 이론상, D = 1일 때 Q = 1이 되고, D = 0 이면 Q = 0 이 된다. 그러므로 결과적으로 입력 D와 출력 Q는 항상 같다는 성질을 가지...2025.05.16
-
[부산대 어드벤처디자인] 8장 multiplexer, decoder 및 encoder 예비보고서2025.01.121. MUX/DEMUX 구조와 동작원리 실험의 목적은 MUX/DEMUX와 Encoder/Decoder의 구조와 동작원리를 이해하고 이를 응용하는 능력을 기르는 것입니다. 4 to 1 MUX와 1 to 4 DEMUX의 회로를 구성하고 동작을 이해하며, 3 to 8 MUX와 8 to 3 DEMUX의 회로를 구성하고 동작을 이해하는 것이 실험의 내용입니다. 2. 멀티플렉서의 구조와 기능 멀티플렉서는 여러 개의 입력 중 하나를 선택하여 그 값을 출력에 연결해주는 회로 소자입니다. 1개의 멀티플렉서는 2개의 데이터 입력, n개의 제어 입력 ...2025.01.12
-
컴퓨터 아키텍처의 기본 개념과 발전 과정2024.12.311. 메모리 컴포넌트 메모리 컴포넌트를 컴퓨터 과학의 관점에서 분류하는 방법을 배웁니다. 프로세서와 직접 연결되는 메인/로컬 메모리와 2차 메모리의 특성을 이해하고, 이를 통해 현존하는 메모리 기술의 체계와 발전 방향을 파악할 수 있습니다. 2. 디지털 회로의 기초 이론 MOS 트랜지스터와 부울 대수의 기본 원리를 학습합니다. 이를 통해 복잡한 컴퓨터 시스템을 구현하는 데 있어 디지털 회로의 기본 토대가 되는 개념을 이해할 수 있습니다. 3. CPU 아키텍처 RTL(Register Transfer Level) 설계 기준으로 CPU ...2024.12.31
-
NAND 게이트의 활용과 논리 회로 구성2025.01.021. NAND 게이트의 특성과 활용 NAND 게이트는 논리 게이트의 하나로, 두 개의 입력 중 하나 이상이 0일 때 출력이 1이 되는 특성을 가지고 있습니다. 이러한 NAND 게이트는 다른 논리 게이트들을 구성하는 데에 매우 중요한 역할을 하며, 특히 다른 모든 논리 게이트를 구성할 수 있는 유일한 게이트로 알려져 있습니다. 이러한 이유로 많은 회로에서 NAND 게이트를 사용하는 것이 일반적이며, 두 개의 NAND 게이트를 사용하여 AND 게이트를 구성할 수 있습니다. 이는 더 복잡한 논리 회로를 구성하는 데에 필요한 기본적인 블록...2025.01.02
-
아날로그 및 디지털 회로 설계실습 결과보고서82025.01.171. PSPICE를 활용한 RS 래치 구현 및 동작 PSPICE를 사용하여 그림 9-1의 회로를 구현 및 동작시키고, 결과값이 아래 실험의 결과값과 같은지 비교하였습니다. V1이 연결된 쪽이 S, V2가 연결된 쪽이 R이고 입력으로 사각파를 주었습니다. S는 연두색 파형으로 0과 1이 10us 주기로 반복되고 R은 파란색 파형으로 1과 0이 10us 주기로 반복됩니다. clk으로 40us까지는 1을 유지하다가 이후에는 0이 되도록 입력하였습니다. 출력파형은 40us까지 S를 따라가다가 40us 시점의 값인 1을 유지하는 파형이 나왔...2025.01.17
-
아날로그 및 디지털 회로 설계실습 결과보고서122025.01.171. 클럭 생성 회로 Function generator를 이용하여 1Hz의 Clock 신호를 생성하고, BCD 카운터에 연결하여 7-segment에 출력하는 회로를 구현했습니다. 클럭 신호에 따라 0부터 9까지 카운팅되는 것을 확인했습니다. 2. 2자리 숫자 표시 회로 1자리 숫자 카운터 회로를 두 개 연결하여 00부터 99까지 증가하는 2자리 숫자 표시 회로를 구현했습니다. 중간 신호를 조작하여 카운터 증가의 최대치를 99로 설정했습니다. 3. 디지털 회로 설계 이번 실습을 통해 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 ...2025.01.17
7 / 11
