총 12개
-
한양대 Register2025.05.041. D Flip-Flop D Flip-Flop은 SR FF에 Not gate를 추가한 것으로, (0,1)과 (1,0) 값만 사용하고 싶을 때 input 낭비 없이 사용할 수 있다. D에 0이 입력되면 Q에는 1이 출력되고 Q'에는 0이 출력된다. 반대로, 1이 입력되면 Q에는 0이 출력되고 Q'에는 1이 출력된다. D FF의 timing diagram은 T FF의 timing diagram과 큰 차이가 있다. 다른 FF는 모두 positive edge로 clock이 0에서 1로 바뀌는 시점에 작동하지만, T FF은 negative...2025.05.04
-
홍익대 디지털논리실험및설계 8주차 예비보고서 A+2025.05.161. Gated D Latch Latch는 Enable의 레벨(0 또는 1)에 따라 1비트의 정보를 보관하고 유지할 수 있는 회로이다. Gated D Latch는 Gated S-R Latch와 유사하게 구성되어있으며, S와 R에 동시에 1이 입력되면 invalid가 되는 부분을 보완하기 위하여 입력을 D 하나만 받는다. D의 입력값을 그대로 Q로 출력한다. 2. D Flip-flop Flip-flop은 CLK의 움직임에 따라 1비트의 정보를 보관하고 유지할 수 있는 회로이다. CLK가 Active HIGH이면 0->1인 순간에 D값...2025.05.16
2 / 2
