총 17개
-
[A+보고서] 회로이론 프로젝트 결과 보고서_수동필터와 스피커 설계2025.05.131. 수동 필터 설계 실험을 통해 500Hz만 통과시키는 LPF(low pass filter)와 500Hz, 300Hz 모두 차단하는 LPF(low pass filter)를 설계하였다. 차단 주파수 계산과 주파수에 따른 정현파 변화를 관찰하였으며, RC 수동 필터의 이론과 특성을 이해하게 되었다. 2. 오디오 앰프 데이터시트 분석 LM4752 오디오 앰프의 데이터시트를 분석하여 입력 임피던스, 슬루율, PSRR, 폐루프 이득 등의 특성을 이해하고, 이를 바탕으로 앰프 설계에 활용할 수 있게 되었다. 3. 필터 설계 과정 필터를 독립...2025.05.13
-
아날로그 및 디지털 회로 설계실습 결과보고서1 초전형 적외선 센서2025.05.151. 초전형 적외선 센서 초전형(Pyroelectric) 적외선 센서를 사용하여 회로를 설계하고 실험을 진행하였다. 센서에 +5V를 인가하고 Op-Amp에 +15V, -15V를 인가하여 회로를 구성하였다. 센서 위를 손으로 움직이면 출력신호가 증폭되어 나타났으며, 노이즈 제거를 위해 두 번째 Op-Amp 회로에 병렬로 10㎋의 커패시터를 연결하여 Low-Pass Filter 기능을 추가하였다. 이를 통해 노이즈가 상당히 감소한 깨끗한 파형을 확인할 수 있었다. 또한 Low-Pass Filter의 3dB-frequency를 계산하여 ...2025.05.15
-
아날로그 및 디지털 회로 설계 실습 결과보고서7 논리함수와 게이트2025.05.151. 논리 게이트 이번 실습에서는 기본적인 AND, OR, NOT 게이트를 이용하여 NAND, NOR, XOR 게이트를 구성하고, 진리표의 결과를 확인하였습니다. 또한 NAND와 NOT 게이트만을 이용하여 AND, OR, NOT 게이트 등의 여러 종류의 게이트를 등가적으로 구성하는 과정도 포함되어 있었습니다. 이를 통해 Digital 회로의 가장 기본적인 게이트의 특성을 이해할 수 있었습니다. 2. 게이트 지연 시간 측정 AND 게이트와 OR 게이트를 각각 여러 개 직렬로 연결하고 오실로스코프의 2개 채널에 입출력을 연결한 다음, ...2025.05.15
-
전기및디지털회로실험 실험6 결과보고서2025.01.121. 논리조합회로 설계 실험을 통해 논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 방법을 익히고, 불필요하게 복잡한 논리함수를 단순화시키는 카르노맵 활용법과 돈케어 조건 다루는 방법을 실습하였다. 또한 조합논리회로 설계의 예로 덧셈기(가산기)의 회로를 구현하여 반가산기와 전가산기의 기본동작을 이해하고 실제 회로설계에 적용하는 능력을 키웠다. 2. 논리회로 설계 및 구현 실험을 통해 주어진 조건을 만족시키는 부울함수를 구하기 위해 카르노맵과 don't care condition을 사용하여 SOM 형태의 부울대수식을 얻고, 이...2025.01.12
-
중앙대 전전 전자회로설계실습 예비보고서- BJT MOSFET Switch 구동회로2025.05.021. BJT와 MOSFET을 이용한 RTL switch 회로 설계 및 구현 이 보고서의 목적은 BJT와 MOSFET을 사용하여 TTL 레벨의 전압(5V)으로 동작하는 RTL switch 회로를 설계하고 구현하는 것입니다. 이를 통해 relay 또는 LED를 구동하고 그 동작을 측정 및 평가하는 것입니다. 준비물로는 Function Generator, Oscilloscope, DC Power Supply, BJT, LED, MOSFET, 저항 등이 필요합니다. 구동회로 측정 시 함수발생기의 전압(Vpp)과 OFFSET을 어떻게 조정해...2025.05.02
-
연세대 23-2 기초아날로그실험 A+3주차 결과보고서2025.01.041. 디지털 멀티미터 기능 실험에서 myDAQ의 디지털 멀티미터 기능을 활용하여 각 노드에 걸리는 저항, 등가 저항, 전류 등을 측정하였습니다. 이를 통해 회로의 특성을 분석할 수 있었습니다. 2. 회로 구현 실험에서 제시된 회로도를 bread board에 구현하였습니다. myDAQ의 +15V 포트와 GROUND 포트를 bread board에 연결하고, 1kΩ 저항 6개를 사용하여 회로를 구성하였습니다. 3. 저항 측정 각 노드 사이의 저항을 측정하였습니다. 이론값과 실측값을 비교하여 회로의 특성을 분석하였습니다. 또한 등가 저항과...2025.01.04
-
홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+2025.05.041. Gated D Latch Gated D Latch의 경우 오직 하나의 입력 (D)과 EN 입력만을 가지고 있습니다. EN이 HIGH 일 때, D가 HIGH 면 Latch는 Set 상태이고 D가 LOW 이면 Latch는 Reset 상태입니다. 즉, EN이 HIGH인 경우 입력 D의 상태가 바로 Latch의 상태가 됩니다. 이때 EN이 LOW라면 입력 D에 어떤 값이 들어오든 Latch는 이전 상태를 그대로 유지하는 NC 상태가 됩니다. 2. D Flip-flop D Flip-flop의 경우 D 입력은 클록 펄스의 트리거 에지에서...2025.05.04
2 / 2
