총 34개
-
[A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험2025.01.151. 반가산기 반가산기는 2진수 한자리를 덧셈하여서 Carry값과 Sum의 결과를 출력한다. 구조는 출력2개와 입력2개로 구성되어 있으므로 가산기의 기본적인 기능을 수행 가능하다. Sum은 두 Bit를 합한 것을 의미하고, Carry는 상위 비트로 올라갈 때의 자리를 올려주는 수를 의미한다. 반가산기의 진리표를 확인하고, 회로를 구현할 수 있다. 2. 전가산기 전가산기는 반가산기에서 Carry를 입력에 추가하면 전가산기의 구조가 나온다. 각각의 bit와 전의 bit에서 올라오는 Carry의 덧셈 연산이라고 불린다. Cin(Carry...2025.01.15
-
다음 진리표에서 출력 F를 표준형 SOP와 표준형 POS로 표현하고, SOP형으로 간략화한 불대수식으로 표현해보자2025.01.181. 진리표 진리표는 논리 회로의 동작을 표현하는 방법 중 하나로, 입력 변수의 모든 조합에 대한 출력 값을 나타낸다. 이 문제에서는 주어진 진리표의 출력 F를 표준형 SOP(Sum of Products)와 표준형 POS(Product of Sums)로 표현하고, SOP 형태로 간략화한 불대수식으로 나타내는 것이 요구되고 있다. 2. SOP(Sum of Products) SOP 형식은 논리 함수를 곱항의 합으로 표현하는 방식이다. 각 곱항은 입력 변수의 값을 AND 연산한 것이며, 이러한 곱항들을 OR 연산하여 전체 논리 함수를 나...2025.01.18
-
플립플롭회로의 종류와 진리표2025.01.191. SR 플립플롭 SR 플립플롭은 가장 기본적인 플립플롭이다. set-reset 플립플롭은 두 입력, 즉 set 및 reset 입력을 가지고 있으며, 이 입력을 통해 상태를 변경할 수 있다. 두 개의 입력 S와 R이 있고, 두 개의 출력 Q와 Q'이 있는데, 이는 보수 관계다. S와 R에 입력하는 값에 따라 SR 플립플롭의 저장값이 달라진다. 2. JK 플립플롭 JK 플립플롭은 세 개의 입력(J, K, 및 클럭)을 가지고 있으며, 복잡한 상태 변화를 허용한다. SR 플립플롭은 모두 입력이 1인 경우 부정(X)이므로 사용 불가능, ...2025.01.19
-
디지털 회로 실험 및 설계 - 기본 논리 게이트(Gate) 및 TTL, CMOS I.F 실험 22025.05.161. 디지털 회로 실험 및 설계 이 보고서는 디지털 회로 실험 및 설계 과정에서 수행한 기본 논리 게이트(Gate) 및 TTL, CMOS I/F 실험에 대한 내용을 다루고 있습니다. 실험에서는 전압 레벨 측정, OR + Inverter 진리표 작성, AND-OR-NOT 게이트를 이용한 XOR 설계, CMOS와 TTL 인터페이스 등을 다루었으며, 이론값과 실험 결과를 비교 분석하였습니다. 오차 분석에서는 전류 측정의 어려움, 점퍼선의 저항, 브래드 보드의 불확실성 등이 원인으로 지적되었습니다. 1. 디지털 회로 실험 및 설계 디지털 ...2025.05.16
4 / 4
