총 54개
-
4주차 결과 보고서 18장 기본 논리 소자2025.05.031. AND 게이트 AND 게이트의 경우 입력 중 하나라도 0이 있으면 출력은 항상 0이다. 즉 입력이 모두 1일 때만 1을 출력하게 된다. 또한 입력의 경우 2V까지는 출력값이 5V일 때와 같은 것을 보아 꼭 입력이 서로 같아야 출력이 입력값이 나오는 것이 아니다. 또한 0.8V보다 아래일 때 갑자기 0V로 떨어지는 실험결과 AND게이트의 경우 최소 2V까지는 5V와 같은 실험결과가 나오고 최대 0.8V까지는 출력값이 나오나 그 보다 적은 입력값인 경우는 출력값이 0이 나온다는 것을 유추할 수 있다. 2. OR 게이트 OR게이트의...2025.05.03
-
한양대 MUX & DEMUX2025.05.041. Multiplexer (MUX) Multiplexer (MUX)는 다수의 정보 장치를 소수의 채널이나 선을 통해 전송하는 회로입니다. Select 신호에 따라 Input 값 중 하나를 고르는 회로로, MUX의 크기는 입력선과 출력선의 개수에 따라 결정됩니다. 여러 통신 채널에서 사용되는 회로로, 여러 개의 신호를 받아 단일 회선으로 보내거나 보낸 신호를 다시 원래의 신호로 되돌리는 기능을 수행합니다. 이번 실험에서는 2X1 4bit MUX를 사용하여 Input 2개 중 한 개를 골라 4bit 출력값을 확인합니다. 2. Demu...2025.05.04
-
[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Latches & Flip-Flops2025.01.151. Latches 래치는 가장 기본적인 기억장치 요소이며, 일반적으로 플립플롭은 래치로 만들어진다. 래치는 순차회로를 직접 구현하기 위한 복잡한 클로킹 방식에 사용되기도 한다. SR 래치와 D 래치에 대해 설명하고 있다. 2. Flip Flops 플립플롭은 래치와 동일한 논리 동작을 하지만, 출력의 변화 시점이 클록의 천이 순간에 동기된다. SR 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 다양한 종류의 플립플롭에 대해 설명하고 있다. 3. SR Flip Flops SR 플립플롭은 입력 S와 R을 가지며, 클록 신호의...2025.01.15
-
논리회로 시간 지연 측정 실험 보고서2025.01.281. 논리회로 시간 지연 측정 이 실험은 논리회로의 기본 구성 요소인 인버터 IC를 이용하여 NOT 게이트 2개를 구성하고, 함수발생기와 오실로스코프를 활용하여 신호 전송 시간차를 측정함으로써 논리회로의 시간 지연 측정을 분석하는 것을 목표로 하였습니다. 실험을 통해 논리회로의 시간 지연 측정 및 오차 분석의 중요성을 인식하게 되었습니다. 2. 디지털 회로 설계 이 실험을 통해 디지털 회로 설계 시 지연 시간의 영향을 최소화하기 위한 방법이 필요함을 인식하게 되었습니다. 회로의 설계 및 동작 원리와 관련된 지연 시간 문제를 고려해야...2025.01.28
-
논리회로및실험 레포트2025.01.181. NAND 게이트 NAND 게이트는 AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 참일 때만 출력이 거짓이 되고 나머지 경우 모두 출력이 참이 됩니다. 즉, 입력 중 하나라도 거짓 값이 있다면 출력은 참이 됩니다. 2. NOR 게이트 NOR 게이트는 OR 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로의 일종입니다. 두 개 이상의 입력과 하나의 출력으로 구성되며, 입력 모두가 거짓일 때만 출력이 참이 되고 나머지 경우 모두 출력이 ...2025.01.18
-
아래의 POS형 부울 함수들에 대한 카노프 맵 작성2025.05.151. 카르노 맵 카르노 맵은 진리표를 그림 형태로 나타낸 것으로 벤다이어 그램을 확장한 것이라 할 수 있습니다. 다양한 형태의 사각형으로 이루어진 그림으로 진리표의 최소항이나 최대항은 카르노 맵의 각 한 칸의 사각형에서 나타납니다. 카르노 맵에서 각 칸에서 수평이나 수직 방향으로 인접한 칸은 하나의 변수 논리상태만 서로 다르게 나타납니다. 카르노 맵에서 인접 항을 2, 4, 8, 16 등 단위로 묶음에 따라 부울 변수를 1, 2, 3, 4개씩 감소하게 됩니다. 카르노 맵에서의 간소화 과정은 논리회로를 부울 함수로 표시하는데 기본적으...2025.05.15
-
디지털공학_9장 멀티플랙서,디코더, 프로그래머블 논리소자_연습문제풀이2025.05.111. 멀티플랙서 멀티플랙서는 여러 개의 입력 신호 중 하나를 선택하여 출력으로 내보내는 디지털 회로 소자입니다. 이를 통해 하나의 출력 선을 공유하여 여러 개의 입력 신호를 전송할 수 있습니다. 멀티플랙서는 데이터 선택, 주소 디코딩, 메모리 액세스 등 다양한 응용 분야에서 사용됩니다. 2. 디코더 디코더는 입력 신호를 해석하여 출력 신호를 생성하는 디지털 회로 소자입니다. 이를 통해 이진 코드를 특정 출력 선에 활성화시킬 수 있습니다. 디코더는 메모리 어드레싱, 7세그먼트 디스플레이 구동, 키보드 스캐닝 등 다양한 응용 분야에서 ...2025.05.11
-
논리회로와 부울대수, 카르노맵의 기본개념 및 상관관계2025.05.121. 논리회로 논리회로는 논리 게이트를 조합하여 논리식으로 표현한 것으로, 디지털 회로를 구성하는 기본적인 요소이다. 논리회로는 하나 이상의 이진 입력 값에 대해 논리 연산을 수행하여 논리적 출력 값을 얻도록 불 대수를 구현한 물리적 장치이다. 2. 부울대수 부울대수는 논리회로를 간단하게 하기 위한 수학적 도구이다. 부울대수에서는 참을 1, 거짓을 0으로 나타내고, NOT, AND, OR, XOR 등의 논리 연산자를 다룬다. 부울대수는 컴퓨터과학 분야에서 논리 연산을 수행하는데 중요한 역할을 한다. 3. 카르노맵 카르노맵은 임의의 ...2025.05.12
-
[논리회로실험] 실험1. Basic Gates 예비보고서2025.05.081. 논리 게이트 논리 게이트는 디지털 회로의 기본적인 요소로, AND, OR, XOR, NOT, NAND, NOR, XNOR 등 7가지 종류가 있습니다. 이러한 논리 게이트는 서로 다른 전압으로 표현되며, HIGH(1)와 LOW(0)로 나타냅니다. 각 게이트의 입력과 출력에 따른 논리 연산 및 진리표를 이해하는 것이 중요합니다. 2. AND 게이트 AND 게이트는 두 입력 A와 B가 모두 참일 때만 출력이 참이 되는 논리 연산입니다. 논리식은 C=A·B이며, 출력 전압이 HIGH(1)일 때 참, LOW(0)일 때 거짓으로 표현됩니...2025.05.08
-
[논리회로실험] 실험7. Shift Register 결과보고서2025.05.081. Shift Register 이번 실험에서는 Shift Right Register와 순환 레지스터를 직접 구현해보고 결과를 통해 truth table을 작성하고 시프트 레지스터의 특성을 알아보았습니다. 실험 1의 경우 6 bit shift right register를 구현했고, 실험 2의 경우 단일 IC칩을 사용하여 5bit 시프트 레지스터를 구현했습니다. 실험 3에서는 circulating shift register를 구현하였고, 실험 2와 결과 값은 별 차이가 없지만 QA, QB가 on이 되는 시점부터 다시 shifting ...2025.05.08
3 / 6
