총 2개
-
아날로그 및 디지털 회로 설계 결과보고서62024.10.311. 위상 제어 루프(PLL) 1.1. 위상 제어 루프의 개요 위상 제어 루프의 개요는 다음과 같다. 위상 제어 루프(Phase-Locked Loop, PLL)는 입력 신호와 출력 신호의 위상차를 감지하여 출력 신호의 주파수와 위상을 입력 신호에 동기화시키는 피드백 제어 시스템이다. 이는 입력 신호의 위상과 출력 신호의 위상을 비교하여 그 차이를 검출하고, 이를 바탕으로 출력 신호의 주파수와 위상을 조정하는 원리로 동작한다. 위상 제어 루프는 크게 위상 검출기, 루프 필터, 가변 발진기의 3가지 핵심 요소로 구성된다. 위상...2024.10.31
-
전기회로설계실습9 결과2024.11.161. 서 론 1.1. RC 및 RL filter 설계와 주파수응답 실험 RC 및 RL filter 설계와 주파수응답 실험은 저역통과 필터(Low-Pass Filter, LPF)와 고역통과 필터(High-Pass Filter, HPF)의 차이와 특성을 이해하는 데 도움이 된다. RC 회로를 이용한 LPF 설계에서는 1.01kΩ의 저항과 11.5nF의 커패시터를 사용하였다. 10kHz, 1Vpp의 사인파를 인가했을 때 저항 전압이 560mV로 측정되었는데, 이는 이론값 607.19mV와 약 7.71%의 오차가 있었다. 위상차는 36...2024.11.16