총 16개
-
일반 논리게이트실험2024.09.291. 논리 게이트의 이해와 응용 1.1. 일반 논리 게이트 1.1.1. AND, OR, NOT 게이트 AND 게이트는 두 개 이상의 입력 신호에 대하여 한 개의 출력 신호를 얻는 게이트이며, 논리곱을 나타낸다. 입력 신호가 모두 '1'인 경우에만 출력 신호가 '1'이 되고, 입력 신호 중에 '0'인 신호가 하나라도 있다면 출력 신호는 '0'이 된다. 이때, AND 게이트의 출력에 대한 논리식은 F=AB 또는 F=AB이다. OR 게이트는 두 개 이상의 입력 신호에 대하여 한 개의 출력 신호를 얻는 게이트이며, 논리합을 나타낸다....2024.09.29
-
일반 논리게이트실험 결과2024.09.291. 기본 논리 게이트 1.1. 논리 게이트의 개요 논리 게이트는 부울 대수를 물리적 장치에 구현한 것으로, 하나 이상의 논리적 입력값에 대해 논리 연산을 수행하여 하나의 논리적 출력값을 얻는 전자회로를 말한다"". 전자공학에서 논리 게이트는 가장 기본적인 논리 연산 회로로, AND, OR, NOT의 기본 부울 대수를 수행하며, 이 기본 부울 대수들의 결합으로 복합적인 논리 기능을 수행한다"". 논리 회로의 설계는 논리식이나 진리표가 사용되며, 수학의 논리 연산 기호와 다른 기호를 사용하여 논리식을 기술하기도 한다"". 현재의 집...2024.09.29
-
일반논리게이트실험 결과2024.09.291. 논리 게이트의 동작 원리와 특성 1.1. 기본 논리 게이트: NOT, AND, OR NOT 게이트는 입력이 1(ON)일 때 출력이 0(OFF)이며, 입력이 0(OFF)일 때 출력이 1(ON)인 입력과 출력이 서로 반대인 게이트이다. NOT 게이트의 그래픽 기호는 입력 신호를 반전시켜 출력하고 있음을 보여준다. NOT 게이트의 진리표를 보면 입력 A가 0일 때 출력 A`는 1이 되며, 입력 A가 1일 때 출력 A`는 0이 된다. 따라서 NOT 게이트는 입력 신호의 반전된 신호를 출력한다고 할 수 있다. AND 게이트는 입력이...2024.09.29
-
NAND,NOR,XOR,XNOR게이트 실험을 통해 느낀점2024.09.291. XOR 및 XNOR 게이트 1.1. XOR 게이트의 논리 동작 실험 XOR 게이트의 논리 동작 실험 결과는 다음과 같다. XOR 게이트는 배타적 논리합 게이트로써, 두 개의 입력이 서로 다를 때 1을 출력하고 두 개의 입력이 서로 같을 때 0을 출력한다. 실험 결과 입력 A와 B의 조합에 따라 XOR 게이트의 출력 X가 예상한 진리표와 동일하게 나타났다. 입력 A가 0이고 B가 0일 때 출력 X는 0이었고, 입력 A가 0이고 B가 1일 때 출력 X는 1이었다. 또한 입력 A가 1이고 B가 0일 때 출력 X는 1이었으며, 입력...2024.09.29
-
디지털논리회로실험2024.09.161. 디지털 논리 회로 실험 1.1. 기본 논리 게이트 1.1.1. NOT Gate NOT 게이트는 반전 게이트라고도 불리며, 입력 신호의 상태를 반대로 출력하는 디지털 논리 회로이다. 입력 신호가 0일 때 출력 신호는 1이 되고, 입력 신호가 1일 때 출력 신호는 0이 된다. 이러한 특성으로 인해 NOT 게이트는 디지털 회로에서 널리 활용되며, 다른 논리 게이트들과 결합되어 다양한 기능을 수행할 수 있다. 실험 1-1에서는 7404 IC 내부의 6개 NOT 게이트 중 1개를 선정하여 NOT 게이트 회로를 구성하였다. 7404...2024.09.16
-
디지털공학 논리회로의 설계원리2024.09.231. 디지털IC의 기본 특성과 논리회로 1.1. 집적회로(IC)의 개념과 종류 집적회로(IC)는 트랜지스터, 저항기 및 커패시터와 같은 구성 요소를 포함한 개념으로 단일 반도체 재료에 통합된 소형 전자 회로를 의미한다. 이는 반도체의 기판에 다수의 능동소자와 수동수자를 초소형으로 집적, 서로 분리 될 수 없는 구조로 만든 기능소자로 개별소자의 경우 특정한 역할을 수행 하기 힘들어 이것들을 수백~수백만개로 구성하여 CPU나 RAM처럼 특별한 기능을 갖도록 하나로 집적시킨 것을 의미하며 결국 집적회로란 여러 부품들을 초소형으로 집적시...2024.09.23
-
논리회로의 시간 지연 분석2024.10.131. 실험 개요 및 목적 1.1. AND, OR, NOT, NAND, NOR, XOR 게이트의 기본 동작 원리 AND, OR, NOT, NAND, NOR, XOR 게이트의 기본 동작 원리는 다음과 같다. AND 게이트는 두 개 이상의 입력이 모두 1일 때만 출력이 1이 된다. 다시 말해, 입력들이 모두 참일 때만 출력이 참이 되는 논리 연산이다. OR 게이트는 두 개 이상의 입력 중 하나라도 1이면 출력이 1이 된다. 입력들 중 하나라도 참이면 출력이 참이 되는 논리 연산이다. NOT 게이트는 단일 입력에 대해 반대 값을 ...2024.10.13
-
아날로그및디지털회로설계실습 결과보고서82024.10.281. 래치와 플립플롭 1.1. RS 래치 (NAND) 1.1.1. 회로 설계 및 구현 NAND2 게이트를 이용하여 RS-Latch 회로를 설계 및 구현하였다. 회로 구성은 다음과 같다. NAND2 게이트 두 개를 교차 연결하여 RS-Latch 회로를 구성하였다. 입력 신호 R과 S는 NAND2 게이트의 두 입력 단자에 연결되고, 출력 신호 Q와 Q'는 각각 다른 NAND2 게이트의 출력 단자에서 얻을 수 있다. 이와 같이 설계된 RS-Latch 회로는 입력 신호 R과 S에 따라 출력 신호 Q와 Q'가 결정된다. 구체적으로 R...2024.10.28
-
연필자판기2024.10.071. 실험 개요 1.1. 실험 목적 실험의 목적은 주입된 '동전'의 양을 기준으로 하여 '연필'과 '거스름돈'을 지급하는 논리 회로의 설계와 구성을 달성하는 것이다. 또한 실험 회로와 결과에 대한 보고서 작성을 통해 실험 내용을 정리하는 것이 목적이다. 실험에서는 동전 자판기의 조합 논리 회로 부분을 설계하여 제품과 거스름돈을 올바르게 지급할 수 있도록 하는 것이 핵심이다. 각 출력에 대한 개별적 카르노 맵을 활용하여 논리식을 도출하고, 이를 바탕으로 회로를 구현 및 테스트한다. 1.2. 이론 요약 대부분의 디지털 논리 회로는 ...2024.10.07
-
연필 자판기 회로2024.10.071. 실험 개요 1.1. 실험 목표 실험 목표는 주입된 '동전'의 양을 기준으로 하여 '연필'과 '거스름돈'을 지급하는 논리 회로의 설계와 구성이다. 또한 실험 회로와 결과에 대한 보고서 작성도 실험 목표에 포함된다. 이를 통해 학생들은 간단한 조합 논리회로가 아닌 복잡한 구조의 디지털 논리 회로를 설계하고 구현할 수 있는 능력을 기를 수 있다. 특히 동전 자판기와 같은 순차회로 설계 경험을 통해 메모리를 포함하는 회로의 설계 방법을 배울 수 있다. 이번 실험에서는 모델-2 연필 자판기의 조합 논리 회로 부분을 설계하고 구현하...2024.10.07
1 / 2
