총 4개
-
중앙대학교 7-segment Decoder 회로 설계 예비보고서2024.11.101. 7-segment / Decoder 회로 설계 1.1. 실습 목적 실습 목적은 7-segment와 Decoder를 이해하고 관련 회로를 설계하는 것이다. 7-segment와 Decoder는 디지털 회로에서 중요한 역할을 담당한다. 디지털 회로의 출력은 대개 2진수로 표현되어 있지만, 이를 사람이 쉽게 인식할 수 있도록 10진수 방식인 7-segment LED로 변환해주기 위해서는 Decoder가 필요하다. 이번 실습에서는 7-segment와 Decoder의 동작 원리를 이해하고, 이를 활용하여 7-segment 구동 회...2024.11.10
-
멀티플렉서를 이용한 조합논리2024.11.061. 논리회로의 간소화 1.1. 무효 BCD-Z코드 감지기 1.1.1. 진리표 작성 무효 BCD-Z코드 감지기의 진리표 작성은 다음과 같다"" BCD는 0에서 9까지의 십진수를 표현하는 4비트 2진 코드이다. 따라서 2진수 1010에서 1111까지는 무효한 BCD 코드이다. 실험에서는 10개의 유효한 BCD코드에 대한 출력은 0이고 6개의 무효한 코드에 대한 출력은 1이라고 가정한다. 일반적인 숫자 표시와 마찬가지로 문자 D는 최상위 비트를, 문자 A는 최하위 비트를 나타낸다. 이를 바탕으로 작성한 진리표는 다음과 같다"" ...2024.11.06
-
동기식 비동기식 카운터2024.12.041. 비동기식(Asynchronous) 및 동기식(Synchronous) 카운터 1.1. 비동기식 카운터 1.1.1. 동작 원리 비동기식 카운터의 동작 원리는 다음과 같다. 비동기식 카운터는 모든 플립플롭에서 동시에 출력이 발생하는 것이 아니라, 이전 플립플롭의 출력에 의해 다음 플립플롭이 동작하는 방식으로 작동한다. 따라서 카운터의 모든 단계의 플립플롭이 동시에 클럭되지 않고 다양한 플립플롭들이 차례로 클럭되는 리플 현상이 발생한다. 이러한 이유로 비동기 카운터를 리플 카운터라고도 부른다. 비동기 카운터의 클럭단자는 공...2024.12.04
-
4-bit Adder 회로 설계 예비보고서2024.11.161. 조합논리회로 설계 1.1. 부울대수와 조합논리회로 부울대수는 논리학을 수학적으로 해석하기 위해 제안되었으며 현대 디지털 시스템의 수학적 기반이 되었다. 부울대수에서는 모든 변수의 값을 '0'과 '1'로 표현한다. 조합논리회로는 입력의 조합에 따라 출력이 결정되는 회로이다. 조합논리회로 설계의 순서는 ① 입력과 출력의 관계 표현, ② 논리함수의 간략화, ③ 간략화된 논리함수의 구현이다. 입력과 출력의 관계 표현 방법에는 진리표, 부울대수식, Karnaugh 맵이 있다. 논리함수의 간략화 방법에는 부울대수의 공리와 정리, Kar...2024.11.16