1. 실험 설계 및 구현 1.1. 실험 목적 본 실험의 목적은 3비트 전가산기를 이용하여 두 자리 덧셈을 수행하고 그 결과를 7-세그먼트에 나타내는 회로를 구현하는 것이다. 이를 통해 디지털 논리 회로의 동작 원리와 설계 방법을 이해할 수 있다. 전가산기는 각 자리수의 입력 값과 이전 자리수의 캐리를 받아 해당 자리수의 합과 다음 자리수로의 캐리를 출력한다. 본 실험에서는 두 개의 3비트 전가산기를 사용하여 두 자리의 덧셈을 수행하고, 이를 7-세그먼트에 표시하는 회로를 구현한다. 실험 과정에서는 먼저 3비트 전가산기의 진리표...