총 4개
-
일반논리게이트실험 결과2024.09.291. 논리 게이트의 동작 원리와 특성 1.1. 기본 논리 게이트: NOT, AND, OR NOT 게이트는 입력이 1(ON)일 때 출력이 0(OFF)이며, 입력이 0(OFF)일 때 출력이 1(ON)인 입력과 출력이 서로 반대인 게이트이다. NOT 게이트의 그래픽 기호는 입력 신호를 반전시켜 출력하고 있음을 보여준다. NOT 게이트의 진리표를 보면 입력 A가 0일 때 출력 A`는 1이 되며, 입력 A가 1일 때 출력 A`는 0이 된다. 따라서 NOT 게이트는 입력 신호의 반전된 신호를 출력한다고 할 수 있다. AND 게이트는 입력이...2024.09.29
-
NAND,OR,XOR,XNOR게이트의 실험을하고 깨닳은점2024.09.291. 실험 개요 1.1. 실험 목적 실험의 목적은 기본 논리 게이트의 동작특성을 이해하고, 실제 논리 회로를 구성하여 이론과 실제 논리 게이트가 동일한지 확인 및 증명하는 것이다." 1.2. 실험 장비 1.2.1. 기초 전기 전자 통신 실습장비(HBE-Basic iLAB) 기초 전기 전자 통신 실습장비(HBE-Basic iLAB)은 검증된 회로를 기반으로 모듈화하여 기초전기, 전자, 통신, 디지털 논리회로등의 실습을 하나의 장비에서 실습할 수 있도록 기본 계측기(DMM, F/G, OSC and DAQ)가 내장 되어 있는 통합장비...2024.09.29
-
아날로그및디지털회로설계실습 결과보고서82024.10.281. 래치와 플립플롭 1.1. RS 래치 (NAND) 1.1.1. 회로 설계 및 구현 NAND2 게이트를 이용하여 RS-Latch 회로를 설계 및 구현하였다. 회로 구성은 다음과 같다. NAND2 게이트 두 개를 교차 연결하여 RS-Latch 회로를 구성하였다. 입력 신호 R과 S는 NAND2 게이트의 두 입력 단자에 연결되고, 출력 신호 Q와 Q'는 각각 다른 NAND2 게이트의 출력 단자에서 얻을 수 있다. 이와 같이 설계된 RS-Latch 회로는 입력 신호 R과 S에 따라 출력 신호 Q와 Q'가 결정된다. 구체적으로 R...2024.10.28
-
논리회로의 시간 지연 분석2024.10.131. 실험 개요 및 목적 1.1. AND, OR, NOT, NAND, NOR, XOR 게이트의 기본 동작 원리 AND, OR, NOT, NAND, NOR, XOR 게이트의 기본 동작 원리는 다음과 같다. AND 게이트는 두 개 이상의 입력이 모두 1일 때만 출력이 1이 된다. 다시 말해, 입력들이 모두 참일 때만 출력이 참이 되는 논리 연산이다. OR 게이트는 두 개 이상의 입력 중 하나라도 1이면 출력이 1이 된다. 입력들 중 하나라도 참이면 출력이 참이 되는 논리 연산이다. NOT 게이트는 단일 입력에 대해 반대 값을 ...2024.10.13